


GIÁO TRÌNH ĐIỆN TỬ CÔNG NGHIỆP NÂNG CAO



BÀI 1 CÁC CỔNG LOGIC

I – Khái niệm về mạch tương tự và mạch số:

Tín hiệu điện là biến thiên của dòng điện và điện áp theo thời gian. Biểu diễn bằng hình vẽ của tín hiệu là các dạng sóng trên đồ thị.

Mạch tương tự (Analog Circuit) dùng để xử lý tín hiệu tương tự. Các tín hiệu điện tương ứng với tiếng nói, sự biến thiên của nhiệt độ, không khí, tín hiệu tâm điện... là vài thí dụ về tín hiệu tương tự (hình 1.1a). Tín hiệu tương tự có các đặc tính sau:

Thường do các hiện tượng tự nhiên phát sinh ra (tiếng nói, nhiệt độ ...).

Liên tục về biên độ, tức là có mọi trị số trong khoảng biến thiên của nó. Thí dụ: điện áp của tín hiệu tương tự có các giá trị thay đổi 1V, 1.1V, 1.213V...

Giá trị của nó biến đổi liên tục trong suốt thời gian có tín hiệu.

Mạch số (Digital Circuit) hay còn gọi là mạch logic (Logic Circuit) dùng để xử lý các tín hiệu số dưới dạng sóng xung mà giá trị chỉ có hai mức cao và thấp. (Thí dụ: mức cao = 5V; mức thấp = 0 V) (Hình 1.1b).

Tín hiệu số có đặc tính:

- Chỉ được phát sinh bởi các mạch điện tử tích hợp.
- Gián đoạn về giá trị vì chỉ có hai mức rõ rệt, sự chuyển tiếp giữa hai mức xảy ra rất nhanh, không đáng kể về thời gian .
- Thường gián đoạn về thời gian nghĩa là khi tín hiệu ở mức thấp 0V thì xem như không có tín hiệu.



So với mạch tương tự thì mạch số có các ưu điểm sau:

- Ít bị ảnh hưởng bởi nhiễu.
- Dễ tạo thành mạch tích hợp.
- Thiết kế và phân tích mạch đơn giản.
- Thuận tiện cho việc điều khiển tự động, lưu trữ dữ liệu và liên kết với các loại máy tính.

II – Các hệ thống đếm và mã:

Có nhiều hệ thống đếm khác nhau: hệ thống đếm thập phân, nhị phân, thập lục phân, bát phân... Nhưng thông dụng nhất là hệ thống đếm thập phân và nhị phân.

1 - Hệ thống đếm thập phân (decimal system):



Hình 1.1 : Tín hiệu tương tự và số

Trung Tâm Dạy Nghề Quận 5

Có cơ số là 10, các chữ số trong hệ đếm là: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. Khi số lớn hơn 9 thì người ta dùng 2 hay nhiều chữ số và quy ước chữ số hàng đơn vị, hàng chục, hàng trăm v.v...

Thí dụ:

Số 752 ở hệ thập phân được phân tích như sau:

$$752_{10} = 700 + 50 + 2 = 7 \cdot 10^2 + 5 \cdot 10^1 + 2 \cdot 10^0$$

2 - Hệ thống đếm nhị phân (binary system):

Mạch điện tử rất khó biểu thị, xử lý và lưu trữ trực tiếp các số thập phân khác nhau. Ngược lại, mạch điện tử có thể hoạt động rất bảo đảm ở hai trạng thái cách biệt nhau thí dụ một công tắc điện có thể đóng (để dòng điện đi qua làm bóng đèn sáng) hay hở (để không cho dòng điện đi qua, làm bóng đèn tắt), một transistor có thể ngưng dẫn hay dẫn bão hòa, vv...

Do đó người ta phát triển hệ thống số nhị phân có cơ số là 2, các chữ số trong hệ đếm này chỉ dùng hai con số là: 0 và 1. Để diễn tả các số có giá trị khác nhau người ta dùng số có nhiều chữ số 0 và 1 với quy ước về giá trị hàng tương tự như ở hệ thập phân nhưng bây giờ số nhân là 2^n thay vì 10^n .

Thí dụ:

$$\begin{aligned} 11010011_2 &= 1x2^7 + 1x2^6 + 0x2^5 + 1x2^4 + 0x2^3 + 0x2^2 + 1x2^1 + 1x2^0 \\ &= 128 + 64 + 0 + 16 + 0 + 0 + 2 + 1 = 211_{10} \end{aligned}$$

Mỗi chữ số trong số nhị phân gọi là một bit. Bit đầu (hàng tận cùng bên trái) có giá trị lớn nhất (ở thí dụ trên là $1x2^7$) và được gọi là MSB (Most Significant Bit – bit có nghĩa nhất), bit cuối (hàng tận cùng bên phải) có giá trị nhỏ nhất (ở thí dụ trên là $1x2^0$) và được gọi là LSB (Least Significant Bit – bit có nghĩa ít nhất).

Một số nhị phân có 4 bit gọi là 1 nippel và số nhị phân có 8 bit gọi là 1 byte. Một số nhị phân có 2 byte được gọi là 1 từ (word).

Thí dụ:

01 : 2 bit.
1001 : 4 bit = 1 nippel.
10011010 : 8 bit = 1 byte.
10011010 10011010 : 16 bit = 2 byte = 1 word

Để tiện cho việc chuyển đổi các số, người ta đặt số thứ tự các bit trong số nhị phân nhiều bit. Thông thường, người ta gọi bit LSB (tận cùng bên phải) là bit 0 (bit thứ không) và bit có nghĩa cao kế tiếp là bit 1 (bit thứ một) vv...

Thí dụ: với số nhị phân 8 bit (1 byte) thì thứ tự các bit như sau:

bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit
MSB						
1	0	0	1	1	1	0

3 – Chuyển đổi số thập phân sang nhị phân:

Đối với các số nhỏ hơn 16 ta có thể chuyển đổi trực tiếp theo trong bảng 1.1

Bảng 1.1 : Số nhị phân 4 bit tương ứng 16 giá trị đầu tiên của số thập phân	
Thập phân	Nhị phân
0	0000

Bảng 1.2 : Trị số của 2^n	
n	2^n
0	1

Trung Tâm Dạy Nghề Quận 5

1	0001	1	2
2	0010	2	4
3	0011	3	8
4	0100	4	16
5	0101	5	32
6	0110	6	64
7	0111	7	128
8	1000	8	256
9	1001	9	512
10	1010	10	1024 (1 K)
11	1011	11	2048 (2 K)
12	1100	12	4096 (4 K)
13	1101	13	8192 (8 K)
14	1110	14	16384 (16 K)
15	1111	15	32768 (32 K)
		16	65536 (64 K)
		20	1048576 (1 M)
		24	16777216 (16 M)
		30	1073741824 (1 G)
		32	4294967296 (4 G)

Còn về nguyên tắc thì ta có thể đổi một số thập phân bất kỳ thành số nhị phân bằng cách thực hiện phép chia hai liên tiếp để tính số dư.

Thí dụ: đổi số thập phân là 27 thành số nhị phân ta làm như sau:

Chia liên tiếp cho 2 : $\leftarrow 1 \leftarrow 3 \leftarrow 6 \leftarrow 13 \leftarrow 27$

↓ ↓ ↓ ↓ ↓

Soá dư tổng òng : 1 1 0 1 1

Keát quaù: $_{10}27_{10} = 11011_2$

Đầu tiên lấy 27 chia cho 2 được 13 dư 1; kế đến lấy 13 chia cho 2 được 6 dư 1; lấy 6 chia cho 2 được 3 dư 0; lấy 3 chia cho 2 được 1 dư 1; lấy 1 chia cho 2 được 0 dư 1. Tập hợp các số dư theo thứ tự ngược lại là số nhị phân mong muốn.

Đối với số thập phân lớn, cách gọn hơn là tìm hiệu số liên tiếp của của số thập phân với lũy thừa của 2 (bảng 1.2) nhưng gần số thập phân nhất.

Thí dụ: đổi số thập phân 627 sang số nhị phân:

Hiệu số:	627	115	51	19	3	1
Số trừ:	512	64	32	16	2	1
	(2^9)	(2^6)	(2^5)	(2^4)	(2^1)	(2^0)

Kết quả: $627_{10} = 2^9 + 2^6 + 2^5 + 2^4 + 2^1 + 2^0 = 1001110011_2$

Đầu tiên, lũy thừa của 2 gần (nhưng nhỏ hơn) với 627 là $2^9 = 512$, hiệu số 627 trừ 512 là 115. Kế đến lũy thừa của 2 gần với 115 nhất là $2^6 = 64$, hiệu số 115 trừ 64 là

Trung Tâm Dạy Nghề Quận 5

51 vv... Biết các lũy thừa của 2 ta đổi sang số nhị phân theo như bảng 1.1 và 1.2. Thí dụ 2^9 là số 1 ở hàng thứ 10 kể từ bên phải, 2^6 là số 1 ở hàng thứ 7 vv...

4 – Hệ thập lục phân:

Việc đọc, viết, gõ vào bàn phím máy tính v.v... một số nhị phân dài (nhiều bit) rất bất tiện và dễ nhầm lẫn do đó người ta sử dụng hệ thập lục phân. Hệ thập lục phân dùng các ký tự (character), mỗi ký tự tương ứng với một số nhị phân 4 bit, như vậy, mỗi số nhị phân 4 bit có 16 giá trị nên mỗi ký tự của số thập lục phân cũng biểu diễn được 16 giá trị (xem bảng các hệ thống số). Muốn đổi số nhị phân thành số thập lục phân ta tách (lần lượt từ phải qua trái) số nhị phân nhiều bit thành từng nhóm 4 bit rồi dùng số hex để biểu thị từng nhóm.

Thí dụ:

$$1001\ 1110\ 1010\ 0111_B = 9E\ A\ 7_H$$

Khi chuyển đổi số hex ra số nhị phân thì ta làm ngược lại, chuyển đổi từng ký tự của số hex thành các nhóm nhị phân 4 bit có giá trị tương ứng.

$$\text{Thí dụ: } 6C3D_H = 0110\ 1100\ 0011\ 1101_B$$

5 – Mã hóa số hệ thập phân:

Trong kỹ thuật, để thuận tiện việc chuyển đổi giữa các con số của 2 hệ đếm nhị phân và thập phân người ta sử dụng phương pháp mã hóa các số trong hệ thập phân bằng các chữ số trong hệ nhị phân gọi là mã BCD (Binary Coded Decimal).

Mã BCD dùng từng nhóm nhị phân 4 bit để biểu thị một chữ số thập phân từ 0 đến 9 (xem bảng mã BCD). Như vậy, mỗi nhóm nhị phân 4 bit biểu diễn được 1 chữ số thập phân nên muốn biểu diễn số thập phân có nhiều chữ số thì ta phải dùng nhiều nhóm nhị phân 4 bit.

Thí dụ:

Số thập phân	mã BCD
32	0011 0010
257	0010 0101 0111

Các hệ thống số

Thập phân	Thập lục phân	Nhị phân
0	0	0000
1	1	0001
2	2	0010
3	3	0011
4	4	0100
5	5	0101
6	6	0110
7	7	0111
8	8	1000
9	9	1001
10	A	1010
11	B	1011
12	C	1100
13	D	1101
14	E	1110
15	F	1111

Bảng mã BCD

Thập phân	Nhị phân
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

III – Trạng thái Logic 1 và Logic 0:

Thí dụ 1 :

Ta thấy một công tắc điện (Switch) có hai trạng thái rõ rệt :

- ❖ Công tắc hở: không có dòng điện chạy trong mạch nên đèn tắt (h 1.2a).
- ❖ Công tắc đóng: có dòng điện chạy trong mạch nên đèn sáng (hình 1.2b).



Hình 1.2a: Công tắc hở, đèn tắt. Hình 1.2b: Công tắc đóng, đèn sáng.

Thí dụ 2 :

Mạch điện tử mà điển hình là transistor cũng có thể có hai trạng thái rõ rệt :

- ❖ Trạng thái ngưng dẫn khi $V_{BE} < 0.4V$, $I_B = 0$. Lúc bấy giờ $I_C = 0$, $V_C = V_{CC}$.
- ❖ Trạng thái dẫn bão hòa khi $V_{BE} > 0.8V$. Lúc đó $V_C = 0V$.

Về luận lý (Logic) thì một ý kiến có thể đúng hay sai, một sự việc có thể có hay không có v.v... Thay vì dùng từ ngữ đúng – sai, có – không , thật – giả, người ta dùng hai trạng thái logic 0 và 1 để diễn tả hai trạng thái của mạch điện.

Thí dụ :

- Logic 0 để chỉ trạng thái công tắc hở.
- Logic 1 để chỉ trạng thái công tắc đóng.
- Logic 0 để chỉ trạng thái đèn tắt.
- Logic 1 để chỉ trạng thái đèn sáng.


❖ Nhận xét:

Hai trạng thái logic 0 và 1 có thể xem như tương ứng như hai chữ số 0 và 1 của hệ thống số nhị phân. Như vậy, mạch điện tử có thể xử lý hệ thống số nhị phân một cách trực tiếp. Một công tắc điện đơn giản không thể có quá 2 trạng thái . Còn hệ thống số thập phân dùng các chữ số từ 0 đến 9 không thể xử lý trực tiếp bằng mạch điện tử vì rất khó khống chế 1 transistor có 10 trạng thái hoạt động rõ rệt.


Trong thực tế, mạch điện tử không thể xử lý trực tiếp các con số 0 và 1 mà chỉ có thể xử lý trực tiếp các tín hiệu điện có dạng sóng biểu thị 2 trạng thái logic 0 và 1. Do đó ta phải biểu thị logic 0 bằng một mức điện thế và logic 1 bằng một mức điện thế khác.

Khi chọn mức logic 1 (mức cao – high) ở điện thế cao hơn logic 0 (mức thấp – low) ta có hệ thống logic dương (hình 1.3).

Khi chọn mức logic 1 (mức cao – high) ở điện thế thấp hơn logic 0 (mức thấp – low) ta có hệ thống logic âm . Logic âm ít được dùng.



Hình 1.3: Logic đồng



Hình 1.4: Khoảng biến thiên của thế biểu đồ các mức logic

IV – Các cổng Logic căn bản:

1 – Hàm Logic:

Gọi A là một biến số nhị phân, tức có giá trị 0 và 1, và Y là một số nhị phân có giá trị phụ thuộc vào A, ta nói Y là hàm số của biến số A.

Ta có : $Y = f(A)$

Trong trường hợp này có hai khả năng:

Nếu $Y = A$ thì : $Y = 0$ khi $A = 0$
 $Y = 1$ khi $A = 1$

Nếu $Y = \bar{A}$ thì: $Y = 0$ khi $A = 1$
 $Y = 1$ khi $A = 0$

Biểu thức $Y = \bar{A}$ được gọi là : Y bằng đảo của A hay Y bằng bù A.

Khi Y là hàm số của hai biến số nhị phân A , B (giá trị của Y phụ thuộc vào giá trị của A và B) thì biểu thức có dạng: $Y = f(A, B)$

Vì mỗi biến số A , B chỉ có thể có hai giá trị là 0 hay 1 nên A và B chỉ có thể tạo thành 4 tổ hợp logic khác nhau :

- A = 0; B = 0
- A = 0; B = 1
- A = 1; B = 0
- A = 1; B = 1

Như vậy, ứng với mỗi tổ hợp A và B thì hàm Y có một trạng thái logic (một giá trị nhị phân) khác nhau. Người ta lập ra các bảng được gọi là bảng sự thật (Truth table) trong đó ghi đầy đủ các trạng thái logic của Y theo các giá trị của tổ hợp A và B .

Biến số		Hàm số
A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0


Mạch điện thực hiện được các chức năng này gọi là cổng logic (logic gate).

2 – Các cổng logic căn bản:

a) **Cổng NOT (KHÔNG):**


Còn gọi là cổng đảo (Inverter).

Ký hiệu:



Hàm số: $Y = \bar{A}$

Bảng sự thật



Hình 1.5: Nãềc tính N của công tác

(Y bằng đảo A hay Y bằng bù A)

Thí dụ 1:

Mạch điện trong hình 1.5 có đặc tính của cổng NOT.

Khi công tắc A hở mạch thì đèn Y sáng.

Khi công tắc A đóng mạch thì đèn Y tắt.

Như vậy: Y = 0 khi A = 1

Y = 1 khi A = 0

Thí dụ 2:


Ta có thể thực hiện cổng NOT bằng transistor trình bày trên hình 1.10.

Khi ngõ vào ở mức thấp (A = 0), điện thế cực B bằng 0 ($V_B = 0$) transistor ngưng dẫn, ngõ ra ở cực C có $V_C = V_{CC} = 5V$ (Y = 1).

Khi ngõ vào ở mức cao 5V (A = 1), điện thế cực B bằng 5V ($V_B = 5V$) transistor dẫn bão hòa, ngõ ra ở cực C có $V_C = 0,2V$ (Y = 0).

b) **Cổng AND (VÀ):**

Ký hiệu:



Hàm số: $Y = A.B$

(Y bằng A VÀ B)

Thí dụ 1:

Mạch điện trong hình 1.5 có đặc tính như một cổng VÀ.

Đèn Y chỉ sáng khi các công tắc A VÀ B đều đóng (Y = 1 khi A = 1 VÀ B = 1).

Đèn Y tắt khi có một trong hai công tắc A VÀ hở (Y = 0 khi A = 0 ; B = 1 hoặc

A = 1 ; B = 0 hoặc


A = 0 ; B = 0)

Thí dụ 2:

Mạch điện tử đơn giản nhất có tính chất của cổng VÀ là mạch sử dụng diod và điện trở (hình 1.7).

Khi cả hai ngõ vào ở mức logic 1 (có điện thế 5V), hai diod D_A và D_B ngưng dẫn nên ngõ ra có điện thế bằng V_{CC} tức ở mức logic 1 (mức cao).


Khi có một ngõ vào, thí dụ ngõ vào A ở mức logic 0 (điện thế tương ứng 0V), diod D_A dẫn điện (dòng điện chạy từ V_{CC} qua R_C qua D_A đến ngõ vào A) khiến điện thế




Hình 1.10: Cổng NOT dùng Transistor

Bảng sự thật:

Ngõ vào		Ngõ ra
A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1



Hình 1.6: Cổng VÀØ (AND dùng 2 công tắc)



Hình 1.7: Cổng VÀØ dùng 2


Trung Tâm Dạy Nghề Quận 5

ngõ ra giảm xuống bằng độ sụt áp trên D_A (0,7V) tức ngõ ra đã ở mức logic 0 (mức thấp).

Cổng AND có thể có nhiều ngõ vào, trong trường hợp đó ta cũng có thể lý luận tương tự như trên.

Thí dụ: Cổng AND có 3 ngõ vào:

Ký hiệu:




Hàm số : $Y = A.B.C$
(Y bằng A VÀ B VÀ C)

Bảng sự thật:

Ngõ vào			Ngõ ra
A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

c) Cổng OR (HOẶC):

Ký hiệu:



Hàm số: $Y = A+B$
(Y bằng A HOẶC B)


Thí dụ 1:

Trong hình 1.8 là một mạch điện đơn giản gồm hai công tắc và một bóng đèn , mạch có đặc tính như một cổng OR.

Đèn Y chỉ tắt khi các công tắc A và B đều hở mạch ($Y = 0$ khi $A = 0$ và $B = 0$).

Đèn Y sáng khi công tắc A đóng HOẶC công tắc B đóng mạch hay cả hai công tắc đều đóng ($Y = 1$ khi :

- $A = 0 ; B = 1$ hoặc
- $A = 1 ; B = 0$ hoặc
- $A = 1 ; B = 1$)




Hình 1.8: Nãc tính HOẶC của 2 công tắc

Thí dụ 2:

Mạch điện tử đơn giản dùng diod và điện trở thực hiện cổng OR 3 ngõ vào (hình 1.9).

Khi có một ngõ vào, thí dụ ngõ vào A ở logic 1 (5V) diod D_A dẫn điện (dòng điện chạy từ nguồn tín hiệu vào A, qua D_A qua R_E xuống mass) khiến điện thế ngõ ra gần bằng điện thế ngõ vào A, tức ngõ ra cũng có mức logic 1.




Hình 1.9: Cổng HOẶC ba ngõ vào dùng 3 diod

Khi các ngõ vào khác ở mức cao hay cả 3 ngõ vào ở mức cao thì điện thế ngõ ra vẫn ở mức cao.

Chỉ khi tất cả các ngõ vào đều ở mức logic 0 (0 V), các diod đều ngưng dẫn nên điện thế ngõ ra bằng 0V (mức logic 0).

d) **Cổng NAND (KHÔNG - VÀ):**


Cổng AND có cổng NOT theo sau tạo thành cổng NAND.



Hàm số: $Y = \overline{A \cdot B}$

Từ cổng NAND có thể tạo được cổng NOT bằng hai cách:

- ❖ Nối chung hai ngõ vào.
- ❖ Nối một ngõ vào lên mức cao.




Bảng sự thật:

Ngõ vào		Ngõ ra
A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

e) **Cổng NOR (KHÔNG - HOẶC):**


Cổng OR có cổng NOT theo sau tạo thành cổng NOR.



Hàm số: $Y = \overline{A + B}$

Từ cổng NOR tạo được cổng NOT bằng hai cách:

- ❖ Nối chung hai ngõ vào.
- ❖ Nối một ngõ vào xuống mức thấp.



Bảng sự thật:


Ngõ vào		Ngõ ra
A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

f) **Cổng EXOR (EXCLUSIVE OR - HOẶC loại trừ):**

Cổng OR (HOẶC) còn được gọi là cổng hoặc bao gồm (INCLUSIVE OR) vì khi cả hai ngõ vào có mức logic 1 thì ngõ ra cũng có mức logic 1.

Cổng EXOR loại trừ trường hợp trên nên ngõ ra chỉ bằng 1 khi chỉ có một trong hai ngõ vào bằng 1, do đó cổng EXOR còn được gọi là cổng HOẶC loại trừ.

Ký hiệu:



Bảng sự thật


Ngõ vào		Ngõ ra
A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

Trung Tâm Dạy Nghề Quận 5

Hàm số:

$$Y = A \oplus B = \bar{A}.B + A.\bar{B}$$

Từ hàm số EXOR ta có thể tạo được cổng EXOR từ các cổng Logic đã biết :




Nghiệm lại bằng bảng sự thật:

A	B	\bar{A}	\bar{B}	$\bar{A}.B$	$A.\bar{B}$	$\bar{A}.B + A.\bar{B}$
0	0	1	1	0	0	0
0	1	1	0	0	1	1
1	0	0	1	1	0	1
1	1	0	0	0	0	0

g) Cổng EXNOR (EXCLUSIVE NOR) :

Cổng EXOR theo sau bởi cổng NOT tạo thành cổng EXNOR.

Ký hiệu:



Bảng sự thật

Ngõ vào		Ngõ ra
A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

Hàm số:


$$Y = \overline{A \oplus B} = \overline{\bar{A}.B + A.\bar{B}}$$

Thực hiện tương tự như với cổng EXOR, ta có thể tạo ra cổng EXNOR từ các cổng Logic đã biết.



V – Một số ứng dụng của cổng Logic:

Thí dụ 1: Cổng NOT

Dạng sóng ở ngõ ra là đảo pha (ngược pha) của dạng sóng ở ngõ vào. Khi ngõ vào có mức cao thì ngõ ra có mức thấp và ngược lại.




Thí dụ 2: Cổng AND



Khi ngõ vào B ở mức thấp (B = 0) thì ngõ ra Y = 0 bất chấp sự thay đổi của ngõ vào A. Còn khi B = 1 thì Y = A. Do có đặc tính trên ta nói khi B = 0 cổng AND đóng, dữ kiện ở A không qua được , còn khi B = 1 cổng AND mở, dữ kiện được truyền qua cổng và trong trường hợp này ta có cổng truyền dữ liệu.


Khi chân điều khiển có mức Logic 0 thì dữ liệu được truyền qua cổng nhưng bị đảo dấu. Khi chân điều khiển có mức Logic 1 thì dữ liệu bị chặn lại không cho truyền qua cổng.

Thí dụ 3: Mạch bấm chuông trong trò chơi đồ vui:



Mạch được sử dụng trong các trò chơi đồ vui có hai đội, mỗi đội có ba thành viên. Khi ra câu đố, đội nào có lời giải trước thì bấm nút (một trong các nút từ S1 đến S6) và đèn của đội đó sẽ sáng (hoặc chuông kêu). Khi đèn của một đội đã sáng thì các đội còn lại dù có bấm nút cũng không tác dụng. Khi ra câu đố khác thì trọng tài phải bấm nút RESET để sẵn sàng chờ các đội bấm nút.

Thí dụ 4: Mạch đèn chớp tắt



Chu kỳ T = 2.2 RC
 Điều kiện để mạch hoạt động là: R = 50K.
 C = 1000PF
 Rs không được quá lớn vì có thể khiến cho mạch dao động chậm chạp.


Thí dụ 5: Mạch cộng nhị phân

Ta làm một phép cộng hai số nhị phân như sau:

$$\begin{array}{r} 0001_2 = 1_{10} \\ 0001_2 = 1_{10} \\ \hline 0010_2 = 2_{10} \end{array}$$

Ta thấy rằng kết quả trong phép cộng nhị phân cũng phải đồng nhất ở các hệ đếm khác (chẳng hạn trong hệ đếm cơ số 10)

A ————— S (Sum: tổng)
 B ————— C (Carry: số n



Bảng ch truth

INPUT		OUTPUT	
A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

VI – MỘT SỐ ĐỊNH LÝ BOOLE VÀ ĐỊNH LUẬT DEMORGAN:

1 – Một biến số:

0	0	1	0
0	1	1	1

2 – Định lý giao hoán:

$AB = BA$ $A + B = B + A$

3 – Định lý kết hợp:

$ABC = A(BC) = (AB)C$ $A + B + C = A + (B + C) = (A + B) + C$

4 – Định lý phân bố:

$A(B + C) = AB + AC$ $(A + B)(C + D) = AC + AD + BC + BD$

5 – Một số đẳng thức tiện dụng:

$A(A + B) = A$ $A + AB = A$
 $(\overline{A}) (\overline{A} + B) = \overline{A}$ $(A + B)(A + C) = A + BC$

6 – Định luật DEMORGAN:

Chứng minh biểu thức $\overline{C \dots C} \dots$ bằng bảng sự thật:

A	B	C	$A + B + C$	$\overline{C \dots C} \dots$	$\overline{C \dots C} \dots$	$\overline{C \dots C} \dots$	$\overline{C \dots C} \dots$
0	0	0	0	1	1	1	1
0	0	1	1	0	1	1	0
0	1	0	1	0	1	0	0
0	1	1	1	0	1	0	0
1	0	0	1	0	0	1	0
1	0	1	1	0	0	1	0
1	1	0	1	0	0	0	1
1	1	1	1	0	0	0	0

So sánh kết quả trong cột $\overline{C \dots C} \dots$ và cột $\overline{C \dots C} \dots$ ta thấy kết quả giống nhau trong mọi trường hợp chứng tỏ biểu thức $\overline{C \dots C} \dots$ đúng.

Ta có thể chứng minh tương tự với biểu thức $\overline{C \dots C} \dots$

IV – THIẾT LẬP BIỂU THỨC LOGIC TỪ MẠCH VÀ

THIẾT LẬP MẠCH TỪ BIỂU THỨC LOGIC


THIẾT KẾ MẠCH LOGIC TỔ HỢP:

1 – Thiết lập biểu thức Logic từ mạch Logic:

Hàm Logic cho từng cổng đã biết nên ta có thể viết biểu thức Logic cho bất cứ một kết nối nào của các cổng. Thí dụ mạch cho ở hình 1.11. Tuần tự từ ngõ vào đến ngõ ra, sau mỗi cổng ta ghi Logic ra theo Logic vào thí dụ vào ở cổng đảo là \bar{A} , vào ở cổng NAND là A, B thì ra là $\overline{A.B}$...Sau cùng ta sẽ có biểu thức của hàm ra Y theo các biến số vào A, B, C .

Từ biểu thức biết được ta có thể tính Logic ra ứng với mỗi tổ hợp Logic vào và lập bảng sự thật của các ngõ vào (biến số) và các ngõ ra (hàm số).

Để tính Logic ra ứng với mỗi tổ hợp Logic vào thường tính thẳng trên mạch.



Hình 1.11: Viết biểu thức logic từ sơ đồ mạch


Với mạch 3 ngõ vào có 8 tổ hợp vào nên ta phải tính 8 trạng thái ra ứng với 8 tổ hợp vào mới lập được bảng sự thật.

2 – Thiết lập mạch từ biểu thức Logic:

Ngược lại với viết biểu thức từ mạch là thiết lập mạch từ biểu thức Logic , căn cứ vào biểu thức đã cho ta thực hiện vẽ các cổng Logic (tương ứng với các hàm Logic cho trong biểu thức) từ ngõ ra đến ngõ vào.

Thí dụ: Cho biểu thức: $Y = \overline{AB.B} \cdot \overline{ABC.(B.C)} \cdot \overline{ABC.C}$

Nhìn qua ta thấy ngõ ra Y là hàm OR của 3 số hạng nên ta thực hiện mỗi số hạng của Y trước, sau đó ta tiếp tục thực hiện từng số hạng cho đến khi mỗi số hạng hoặc thừa số chỉ còn lại một biến ở ngõ vào. Thí dụ với số hạng đầu ta tiếp tục thực hiện cổng AND của hai ngõ vào là \overline{AB} và \bar{B} , tiếp theo là cổng NAND của hai ngõ vào là \bar{A} và B, tiếp theo là hai cổng NOT cho A và B. Thực hiện tương tự với các số hạng còn lại. Sau cùng ta vẽ được mạch logic của biểu thức đã cho như hình 1.12



Hình 1.12: Thiết lập mạch logic từ biểu thức logic

3 – Thiết kế mạch logic tổ hợp:

Trong thiết kế mạch logic tổ hợp, bước đầu tiên ta định nghĩa mức logic ra ứng với mỗi tổ hợp của các logic vào. Từ đó lập bảng sự thật.

Từ bảng sự thật viết ra biểu thức mô tả sự liên hệ logic giữa ngõ ra và các ngõ vào theo định lý sau:

Định lý: một hàm logic n biến luôn có thể biểu diễn dưới dạng tổng các tích của đầu đủ các biến và tích các tổng của đầu đủ các biến.

Dạng tổng các tích: liệt kê tất cả các tổ hợp biến mà ở đó hàm có giá trị bằng 1. Trong đó, nếu biến có giá trị bằng 1 thì viết dạng thực, biến có giá trị bằng 0 thì viết dạng bù. Số lần hàm bằng 1 chính là số tích của biểu thức.

Dạng tích các tổng: liệt kê các tổ hợp biến mà ở đó hàm có giá trị bằng 0. Trong đó, nếu biến có giá trị bằng 0 thì viết dạng thực, biến có giá trị bằng 1 thì viết dạng bù. Số lần hàm bằng 0 chính là số tổng của biểu thức.

Vì các giá trị logic ở đầu vào và đầu ra đều là nhị phân nên chỉ cần viết biểu thức dưới dạng tổng các tích hoặc dạng tích các tổng, hai biểu thức này tương đương nhau.

Sau khi thiết lập được biểu thức logic ta tiến hành rút gọn biểu thức để tạo ra biểu thức tối giản nhằm tạo ra mạch logic đơn giản, ít tốn kém.

Khi đã có biểu thức logic thì ta tiến hành vẽ mạch logic như đã biết.

BÀI 2 VI MẠCH SỐ (DIGITAL IC)

I – Các thông số của vi mạch số:

1 – Mức Logic:

Mức logic là giá trị điện áp vào, ra được quy định cho các số nhị phân 0 và 1. Thường người ta chỉ ra giá trị danh định cho 2 mức logic.


Mức logic là thông số quan trọng của vi mạch số. Nhờ thông số này có thể dễ dàng nhận biết được những trạng thái ra và vào bằng cách đo mức logic bằng vôn kế hay máy hiện sóng. Hiểu biết về mức logic sẽ cho phép phân tích sự hoạt động của mạch.

2 – Trễ truyền đạt:

Trễ truyền đạt là khoảng thời gian để đầu ra của mạch có đáp ứng đối với sự thay đổi mức logic của đầu vào.

Trễ truyền đạt là tiêu chuẩn để đánh giá tốc độ làm việc của vi mạch. Tốc độ làm việc tương ứng với tần số lớn nhất mà mạch vẫn hoạt động đúng. Trễ truyền đạt càng nhỏ càng tốt tức là tốc độ làm việc càng lớn càng tốt.

Trễ truyền đạt thường được tính toán ở điểm 50% biên độ trên các sườn trước và sườn sau tương ứng giữa xung vào và xung ra.



Hình 2.1 : Trea truyền ñait

Có hai loại trẽ truyền ñat:

- ❖ Trẽ xảy ra khi ñầu ra thay ñổi từ mức cao (high) xuống mức thấp (low).
- ❖ Trẽ xảy ra khi ñầu ra thay ñổi từ mức thấp lên mức cao.

Do cấu tạo của mạch logic, trẽ ñối với 2 loại chuyển biến thường là khác nhau. Chúng giống nhau về mức, gần nhau về giá trị nhưng không tương đương.

Độ rộng sườn trước và độ rộng sườn sau của xung ñược ñịnh nghĩa:

Độ rộng sườn trước t_{s1} (độ rộng sườn sau t_{s2}) là khoảng thời gian để biên độ xung thay ñổi trong khoảng từ 10% đến 90% giá trị biên độ cực ñại của nó.

Đối với hầu hết các vi mạch số ngày nay, trẽ truyền ñat là rất nhỏ cỡ 1 ns (nano giây). Một vài loại mạch logic có thời gian trẽ lớn cỡ vài trăm ns. Độ rộng sườn trước và độ rộng sườn sau thường nhỏ hơn thời gian trẽ.

Do chế tạo, do ñường dẫn mạch và vài thông số khác, trẽ truyền ñat có thể biến thiên ñáng kể so với giá trị rất nhỏ của nó ghi trong catalog. Khi ñó trẽ truyền ñat sẽ bị tăng lên.

Khi mắc liên tiếp nhiều mạch logic thì trẽ truyền ñat của toàn mạch sẽ bằng tổng các trẽ truyền ñat của từng tầng.

3) Số tỏa ra (Fan out):

Thường ngõ ra của cổng logic ñược nối ñến một hay nhiều ngõ vào của các cổng logic khác. Vấn ñề là ta ñược phép mắc bao nhiêu cổng tải mà vẫn bảo ñảm hoạt ñộng logic bình thường của cổng thức. Số cổng tải giới hạn ñược gọi là số tỏa ra.

Để tính số tỏa ra, ta lấy ñòng ra ở mức cao (I_{OH}) chia cho ñòng ñiện vào ở mức cao (I_{IH}) ta ñược số tỏa ra ở mức cao. Lấy ñòng ra ở mức thấp (I_{OL}) chia cho ñòng ñiện vào ở mức thấp (I_{IL}) ta ñược số tỏa ra ở mức thấp. Khi số tỏa ra ở mức thấp và mức cao khác nhau ta chọn số thấp hơn .

Thí dụ:

Các TTL loạt ALS có các ñòng ngõ ra , ngõ vào ở mức cao và thấp như sau:

$$I_{OH} = 400 \text{ A (max)} \quad I_{OL} = 8\text{mA (max)}$$

$$I_{IH} = 20 \text{ A (max)} \quad I_{IL} = 0.1\text{mA (max)}$$

Tìm số tỏa ra.

Giải:

$$\text{Số tỏa ra ở mức cao} = \frac{400}{20} \frac{A}{A} = 20$$

$$\text{Số tỏa ra ở mức thấp} = \frac{8mA}{0.1mA} = 80$$

Vậy số tỏa ra chung là 20 nghĩa là một cổng ALS có thể thúc tối đa 20 cổng ALS.

Trên thực tế, để an toàn ta dùng số cổng tải ít hơn số tỏa ra, thí dụ số tỏa ra tối đa là 20 thì ta dùng số cổng tải là 10.

4) Công suất:

Một thông số quan trọng khác của vi mạch là công suất. Cần quan tâm đến 2 loại công suất:

❖ **Công suất tiêu tán:** Đây là tiêu chuẩn để đánh giá lượng công suất tiêu thụ (tổn hao) trên các phần tử trong vi mạch. Công suất tiêu tán thường cỡ vài chục mW đối với một vi mạch số và là giá trị trung bình giữa công suất tiêu tán khi đầu ra ở mức 0 và mức 1 (các công suất này thường khác nhau). Công suất tiêu tán lớn tức là sự tiêu thụ năng lượng điện lớn. Tất nhiên mong muốn công suất tiêu tán càng nhỏ càng tốt. Công suất tiêu tán có ý nghĩa đặc biệt quan trọng trong các thiết bị xách tay hay các thiết bị dùng pin. Để làm giảm sự tiêu thụ pin và đảm bảo sử dụng pin được lâu dài, người ta cố gắng làm giảm công suất tiêu tán.

❖ **Công suất điều khiển:** Là công suất của tín hiệu điều khiển ở đầu vào bảo đảm sự hoạt động đúng của mạch. Rõ ràng công suất điều khiển càng nhỏ càng tốt.

II – Phân loại vi mạch số theo công nghệ chế tạo:

Tùy theo công nghệ chế tạo, người ta đã sản xuất ra nhiều loại mạch tích hợp:

- ❖ Loại RTL: Resistor – Transistor – Logic.
- ❖ Loại DTL: Diod – Transistor – Logic.
- ❖ Loại HTL: High Threshold Logic.
(Biến thể của DTL để có khả năng chống tạp âm cao).
- ❖ Loại TTL: Transistor – Transistor – Logic.
- ❖ Loại ECL: Emitter – Coupled – Logic.
(Tốc độ tác động nhanh hơn RTL, DTL, HTL, TTL).
- ❖ Loại MOSFET: Metal Oxide Semiconductor Field Effect Transistor
(transistor trường có kết cấu bán dẫn oxit kim loại)

Trong các loại vi mạch trên đây thì loại vi mạch TTL và MOSFET được sử dụng rộng rãi nhất.

1 – Vi mạch TTL:

a) Đặc điểm:

Đây là loại vi mạch số được chế tạo chủ yếu bằng cách tích hợp các diod và transistor lưỡng cực bên trong một vỏ.

Vi mạch TTL được ký hiệu bằng hai họ:

- ❖ 54XXX : Là ký hiệu của các vi mạch sử dụng trong các thiết bị quân sự.
- ❖ 74XXX: Là ký hiệu của các vi mạch sử dụng trong các thiết bị dân dụng.

Thực chất thì họ 54XXX và họ 74XXX có tính năng hoàn toàn giống nhau. Do đó, trong thực tế, khi ta biết được chức năng của vi mạch họ 54XXX thì suy ra chức năng của vi mạch họ 74XXX và ngược lại. Sau đây ta chỉ đề cập đến họ 74.

Ngoài hai chữ số đầu chỉ họ IC (74 hoặc 54) người ta còn sử dụng các chữ cái đứng sau để ký hiệu các loạt (Series) của IC :

Loạt thường hay loạt chuẩn (Standard) mang tên 74 (không có chữ cái đứng sau số 74).

Loạt công suất thấp (Low power) mang tên 74L.

Loạt công suất cao (High power) mang tên 74H.

Loạt Schottky mang tên 74S.

Loạt Schottky công suất thấp (Low power Schottky) mang tên 74LS.

Loạt Schottky tiên tiến (Advance Schottky) mang tên 74AS.

Loạt Schottky nhanh (Fast Schottky) mang tên 74F.

Loạt Schottky tiên tiến công suất thấp (Advance Low power Schottky) mang tên 74ALS.

Các chữ số cuối cùng (XXX) dùng để ký hiệu công dụng của vi mạch. Khi tra cứu vi mạch, người ta tra cứu theo các chữ số này.


Thí dụ :

74L00/54L00 : QUADRUPLE 2 – INPUT POSITIVE NAND GATES : Vi mạch tiêu thụ công suất thấp (L – Low Power). Bên trong vi mạch có 4 cổng NAND có hai ngõ vào, logic dương .

74LS02/54LS02: QUADRUPLE 2 – INPUT POSITIVE NOR GATES : Vi mạch Schottky công suất thấp. Bên trong vi mạch có 4 cổng NOR hai ngõ vào, logic dương.

b) Các thông số kỹ thuật:

❖ Mức logic:



Hình 2.2 Mòuc logic ngõ vào và ngõ ra của

❖ Các thông số kỹ thuật khác:

Thông số kỹ thuật	74	74H	74L	74S	74LS	74AS	74ALS	74F
Nguồn cung cấp cao nhất (V)	5.25	5.25	5.25	5.25	5.25	5.5	5.5	5.5
Nguồn cung cấp bình thường(V)	5	5	5	5	5	5	5	5

Trung Tâm Dạy Nghề Quận 5

Nguồn cung cấp thấp nhất (V)	4.75	4.75	4.75	4.75	4.75	4.5	4.5	4.5
Trễ truyền đạt (ns)	10	5	30	3	10	2	4	3
Công suất tiêu tán (mW)	10	20	1	20	2	8	2	4
Số toả ra (cùng loạt)	10			20	20	40	20	23
Dòng ra mức cao I_{OH} (mA)	-0.4			-1	-0.4	-0.4	-0.4	-1
Dòng ra mức thấp I_{OL} (mA)	16			20	8	20	8	20
Dòng vào mức cao I_{OH} (A)	40			50	20	20	20	20
Dòng vào mức thấp I_{OL} (mA)	-1.6			-2	-0.4	-0.5	-0.1	-0.6

2 – Vi mạch CMOS:

a) Đặc điểm:

Vi mạch MOS có hai loại: PMOS (được tích hợp bằng các MOSFET kênh P) và NMOS (được tích hợp bằng các MOSFET kênh N).

Thông dụng nhất là loại CMOS (Complementary MOS – MOS kiểu bù) : Gồm 1 MOSFET kênh P kết hợp với 1 MOSFET kênh N ghép chung trên 1 đế (Substrate), đặc tính của CMOS là tiêu thụ công suất rất thấp.

Vi mạch CMOS được ký hiệu bằng các họ sau:

❖ Họ 74 gồm có các loạt: 74CXXX, 74HCXXX, 74HCTXXX, 74ACXXX và 74ACTXXX. Chức năng và sơ đồ chân của các loạt này giống như các loạt 74 loại TTL đã giới thiệu ở phần trên.

Thí dụ: vi mạch 74HC00 có chức năng và sơ đồ chân giống vi mạch 74LS00

❖ Họ 40XXX

Thí dụ :

CD4001/ MC1 4001 : QUAD 2 – INPUT NOR GATES: Bên trong vi mạch có 4 cổng NOR, mỗi cổng có hai ngõ vào.

CD4011: QUAD 2 – INPUT NAND GATES: Bên trong vi mạch có 4 cổng NAND, mỗi cổng có hai ngõ vào.


❖ Họ 45XXX

Thí dụ :

MV4511/MV4311: LATCHED 7 – SEGMENT DECODER/DRIVERS: Giải mã LED 7 đoạn.

b) Các thông số kỹ thuật:

❖ Mức logic:



Hình 2.4: Mức logic ngõ vào và ngõ ra của vi mạch CMOS họ 74HC và 74HCT

❖ Các thông số kỹ thuật khác:

Thông số kỹ thuật	40	45	74C	74HC	74HCT	74AC	74ACT
Nguồn cung cấp (V)	3 18	3 18	5	5	5 5%	5 5%	5 5%
Trễ truyền đạt (ns)	100	100	5%	5%	10	3	3
Công suất tiêu tán (mW)	0.01	0.01	50	10	0.01	0.01	0.01
Số toả ra (cùng loạt)	50	50	0.01	0.01	50	50	50
Dòng ra mức cao I_{OH} (mA)	-0.5	-0.5	50	50	-4	-4	-4
Dòng ra mức thấp I_{OL} (mA)	0.5	0.5	-4	-4	4	4	4
Dòng vào mức cao I_{OH} (A)	< 1	< 1	4	4	< 1	< 1	< 1
Dòng vào mức thấp I_{Ol} (mA)	< 1	< 1	< 1	< 1	< 1	< 1	< 1


3 – Một số lưu ý khi sử dụng vi mạch số TTL và CMOS:

- ❖ Điện áp nguồn cung cấp không vượt quá 5,25V đối với TTL và không vượt quá V_{DD} đối với CMOS.
- ❖ Các tín hiệu vào không nên vượt quá điện áp nguồn và không thấp hơn mass (không đưa điện áp âm vào đầu vào của vi mạch)
- ❖ Đối với các đầu vào không sử dụng thì không nên bỏ trống, nếu giả thiết là ở mức cao thì nối lên V_{CC} , nếu giả thiết là mức thấp thì phải nối xuống mass.
- ❖ Các đầu ra không được nối trực tiếp xuống mass hoặc trực tiếp lên nguồn (sẽ làm hỏng IC).
- ❖ Dùng những tụ khử gợn (0.01 F – 0.1 F) nối từ V_{CC} đến mass và đặt càng gần vi mạch càng tốt, cho mỗi nhóm từ 5 – 10 IC mắc 1 tụ để khử các xung nhọn không cho ảnh hưởng đến nguồn cung cấp.
- ❖ Không bao giờ đưa tín hiệu vào các đầu vào vi mạch CMOS khi vi mạch không được cấp nguồn
- ❖ Không cất giữ các vi mạch CMOS trong các vật chứa cách điện như hộp, túi ... bằng chất dẻo.
- ❖ Đặt các chân của CMOS quay xuống dưới trên các khay nhôm hay cất giữ trong bột dẫn điện.

II – Giao tiếp giữa TTL và CMOS:

1 – Trường hợp dùng chung nguồn cung cấp:

Nếu vi mạch CMOS đứng trước vi mạch TTL thì ta có thể nối trực tiếp ngõ ra của CMOS với ngõ vào của TTL. (Hình 2.5 a). Trường hợp vi mạch TTL đứng trước CMOS thì ở ngõ vào của vi mạch CMOS cần có một điện trở R_{PU} nối lên $+V_{CC}$ (hình 2.5b).



H.2.a: CMOS nối trực tiếp với TTL H.2.5b: TTL nối trực tiếp với CMOS

Hình 2.5: Giao tiếp TTL và CMOS khi nguồn cung cấp chung

Trong hình 2.5b:

R_{PU} (Pull – Up): điện trở kéo lên.

Đối với TTL loại thông thường thì $R_{PU} = 470 \quad 4K7$.


Đối với TTL loại LS thì $R_{PU} = 1K \quad 10K$.

2 – Trường hợp nguồn cung cấp khác nhau:

Nếu vi mạch CMOS đứng trước vi mạch TTL thì ta cũng có thể nối ngõ ra của CMOS với ngõ vào của IC chuyển mức (CD 4050B) và ngõ ra của IC chuyển mức nối đến ngõ vào của TTL. (Hình 2.6a). Trường hợp vi mạch TTL đứng trước CMOS thì ở giữa ngõ vào của vi mạch CMOS và ngõ ra của vi mạch TTL cần có một transistor làm tầng đệm (hình 2.6b).

Lưu ý:

CMOS phải được cấp nguồn nhỏ nhất là 5V khi ghép với TTL.



H.2.6a: CMOS nối trực tiếp với TTL H.2.6b: TTL nối trực tiếp với CMOS

Hình 2.6: Giao tiếp TTL và CMOS khi nguồn cung cấp khác nhau

III – Cổng Logic với tải tiêu thụ công suất lớn:

Mạch số thường dùng để điều khiển, và điều khiển thì thường liên quan đến phần công suất ở điện thế cao, dòng điện lớn nên cần biết kỹ thuật giao tiếp giữa mạch logic với các mạch công suất.


Thí dụ :

Đầu ra của cổng NAND loại TTL có dòng

Dùng để điều khiển cho tải là 1 LED có:

$V_{LED} = 2V; I_{LED} = 10mA$ (hình 3).

Giáo trình điện tử công nghiệp nâng cao



Hình 2.: Cổng NAND điều khiển LED

$$R_C = \frac{V_{CC} - (V_{LED} + V_{CESat})}{I_{LED}}$$

$$\frac{5V - (2V + 0,2V)}{10mA} = \frac{2,8V}{0,01A} = 280$$

$$R_B = \frac{V_{OH} - V_{BE Sat}}{I_B} \quad \text{Với: } V_{OH} = 3,5V$$


$$V_{BE Sat} = 0,8V$$

$$I_B = \frac{I_C}{\beta} = \frac{I_{LED}}{\beta}$$

IV – Các kiểu ngõ ra của mạch TTL:

a) Ngõ ra kiểu cột chặm (Totem pole) :

Ngõ ra các cổng logic kiểu cột chặm (hình 2.8) có vận tốc giao hoán nhanh hơn loại ngõ ra có điện trở hạn dòng từ cực C lên nguồn +V_{CC} (R_C). Nhưng cổng logic với ngõ ra kiểu cột chặm không cho phép nối hai hay nhiều ngõ ra với nhau vì lúc đó mức Logic sẽ sai và một cổng logic nào đó sẽ bị hư.



Hình 2.8 : Cổng NAND hai ngõ vào TTL ngõ ra kiểu cột chặm

b) Ngõ ra cực thu để hở (Opencollector) :


Để giải quyết vấn đề nối chung ngõ ra của các cổng , người ta chế tạo cổng logic với ngõ ra cực thu để hở. (hình 2.9)

Với cực thu để hở thì có thể mắc trực tiếp mạch tải (cuộn dây relay) vào ngõ ra và có thể thay đổi trị số điện trở kéo lên để điều chỉnh dòng tải, hoặc mắc song song nhiều ngõ ra để tăng dòng tải.

Khi sử dụng vi mạch loại ngõ ra cực thu để hở (sách tra có ghi) thì phải có điện trở kéo lên (pull up).

Lưu ý: trong sách tra cấu IC, loại IC có cực thu để hở thì sách sẽ ghi : open collector. Còn nếu không ghi chú

Giáo trình điện tử công nghiệp nâng cao




Hình 2.9 : Cổng NAND hai ngõ vào TTL ngõ ra kiểu hâu cõc thu

thì đó là loại IC có ngõ ra cột chạm hoặc ngõ ra có điện trở kéo lên ở bên trong IC.

c) Ngõ ra 3 trạng thái:

Ngõ ra 3 trạng thái được dùng ngày càng rộng rãi nhất là ở lĩnh vực máy vi tính.

Đối với cổng sử dụng ngõ ra 3 trạng thái, ngoài hai trạng thái thông thường là trạng thái logic 0 và trạng thái logic 1 thì còn một trạng thái thứ 3 là trạng thái tổng trở cao (High Z). Trong hình 2.10 là một số cổng 3 trạng thái.



Hình 2.10: Một số cổng 3 trạng thái

Qua hình vẽ ta thấy cổng 3 cũng có các ngõ ra và ngõ vào giống như các cổng logic thông thường nhưng có thêm một ngõ vào điều khiển C (Control). Ngõ vào điều khiển cũng có hai loại, loại tác động ở mức cao (không có vòng tròn phủ định ở đầu ngõ vào) và loại tác động ở mức thấp (ở đầu ngõ vào có một vòng tròn phủ định).

Khi chân C được tác động mức logic tích cực thì các cổng 3 trạng thái hoạt động như các cổng logic thông thường, còn khi chân C không được tác động thì cổng 3 trạng thái trở thành trạng thái tổng trở cao tức ngõ ra bị cách ly với ngõ vào.

Trong các vi mạch số, ngõ điều khiển (Control) được thể hiện dưới các tên gọi khác nhau:

- E (Enable): cho phép
- INH (Inhibit): cấm
- CS (Chip Selector): chọn chip (chọn mạch)
- G (Gate): cổng (ký hiệu này ít gặp)

BÀI 3

FLIP – FLOP

I – MẠCH TỔ HỢP VÀ MẠCH TUẦN TỰ:

1 – Mạch tổ hợp:

Mạch tổ hợp có đặc tính :

- ❖ Ngõ ra là hàm logic của các ngõ vào.

Trung Tâm Dạy Nghề Quận 5

❖ Ngõ ra thay đổi trạng thái ngay khi tổ hợp logic tại ngõ vào thay đổi trạng thái (ngoại trừ sự trì hoãn nhỏ).

Các cổng logic thuộc loại mạch tổ hợp, ngoài ra còn có nhiều mạch tổ hợp khác thí dụ : khi kết nối các cổng logic với nhau không có hồi tiếp ta cũng tạo ra một mạch tổ hợp.


2 – Mạch tuần tự:

Mạch tuần tự có các đặc tính:

❖ Ngõ ra là hàm số của các ngõ vào và xung đồng hồ (Clock Pulse) hay còn gọi là xung nhịp.

❖ Trạng thái của ngõ ra tùy thuộc vào trạng thái trước đó của chính ngõ ra đó.


❖ Ngõ ra không nhất thiết thay đổi theo tổ hợp logic của ngõ vào mà còn phải có xung nhịp thích hợp.




Có nhiều loại mạch tuần tự như : Flip – Flop (mạch lật) , Shift register (thanh ghi dịch) , Counter (mạch đếm) v.v... Flip – Flop là phần tử cơ bản của mạch tuần tự.

II – FLIP – FLOP:

1 – RS Flip – Flop (RS FF):



Caáu tạo



Kỳ hiệu

S : Set : Ngõ vào đặt
 R: Reset : Ngõ vào đặt lại
 Q: ngõ ra không đảo
 \bar{Q} : ngõ ra đảo.

Xét sự hoạt động của RS FF qua các trường hợp sau:

Trường hợp a: cho ngõ S = 1 và R = 0 ta sẽ có Q = 1 và \bar{Q} = 0.

Trường hợp b: cho ngõ S = 0 và R = 1 ta sẽ có Q = 0 và \bar{Q} = 1.

Qua hai trường hợp trên ta thấy Q đổi trạng thái theo S và \bar{Q} đổi trạng thái theo R.

Trường hợp c: Giả sử ngõ ra đang ở trạng thái Q = 1 và \bar{Q} = 0 , S = 1 và R = 0 . Ta đưa ngõ vào S xuống mức 0 để có S = 0 và R = 0, khi đó ngõ ra Q và \bar{Q} không thay đổi trạng thái tức là trạng thái ngõ ra phụ thuộc vào trạng thái trước đó.

Trường hợp d: Giả sử ngõ ra đang ở trạng thái Q = 0 và \bar{Q} = 1 , S = 0 và R = 1 . Ta đưa ngõ vào R xuống mức 0 để có S = 0 và R = 0, khi đó ngõ ra Q và \bar{Q} không thay đổi trạng thái tức là trạng thái ngõ ra phụ thuộc vào trạng thái trước đó.


Trường hợp e: đưa cả hai ngõ vào lên mức cao tức S = R = 1 ta có Q = 1 và \bar{Q} = 1 điều này không thể chấp nhận được vì các ngõ ra Q và \bar{Q} của FF phải luôn đảo nhau và trạng thái này gọi là trạng thái cấm (không sử dụng).

Bảng sự thật của RS FF


INPUT		OUTPUT	
S	R	Q	\bar{Q}
0	0	Q ₀	\bar{Q} ₀
0	1	0	1
1	0	1	0
1	1	CẤM	

Từ các trường hợp trên ta có bảng sự thật của RS FF.

Trong thực tế, người ta đưa thêm chân Ck (hay Cp) để điều khiển RS FF bằng xung nhịp.



Caáu taïo



Kyù hieäu


Bảng sự thật

INPUT			OUTPUT	
S	R	Ck	Q	\bar{Q}
0	0		Q_o	\bar{Q}_o
0	1		0	1
1	0		1	0
1	1		CẤM	

Ck : Clock : ngõ vào xung nhịp.

: Tích cực mức cao


Để tăng khả năng linh hoạt trong điều khiển người ta còn thêm ngõ vào trực tiếp S_D và C_D cho các FF.



Caáu taïo

S_D : Set Direct - Nắm trực tiếp

C_D : Clear Direct - Xoá trực tiếp



Kyù hieäu

RS FF vùi càu ngõ vào ñieàu khiẻn tröïc


Bảng sự thật

Synchronous INPUT			OUTPUT	
S	R	Ck	Q	\bar{Q}
0	0		Q_o	\bar{Q}_o
0	1		0	1
1	0		1	0
1	1		1	1


Asynchronous INPUT		OUTPUT	
S_D	C_D	Q	\bar{Q}
0	1	0	1
1	0	1	0
1	1	1	1

Condition: $S_D = C_D = 0$

2 – JK Flip – Flop:



Caáu taõ




Kỳu hieäu

Bảng sự thật

INPUT			OUTPUT	
S	R	Ck	Q	\bar{Q}
0	0		Q_0	\bar{Q}_0
0	1		0	1
1	0		1	0
1	1		\bar{Q}_0	Q_0

Do RS FF có trạng thái cấm nên không thuận tiện trong một số áp dụng, do đó JK FF ra đời. Khác với RS FF, JK FF không có trạng thái cấm mà khi J = 1 và K = 1 thì hai ngõ ra đảo trạng thái.

Giới thiệu IC JK FF đôi: CD 4027



- S_D : Set Direct : Đặt trực tiếp
- C_D : Clear Direct : Xóa trực tiếp.
- C_p : Clock Pulse : Xung đồng hồ
- H : High : mức cao (Logic 1)
- L : Low : mức thấp (Logic 0)
- ┐: tích cực ở cạnh lên của xung C_p


Bảng sự thật

Synchronous INPUT			OUTPUT	
J	K	C_p	Q_{n+1}	\bar{Q}_{n+1}
L	L	┐	No change	
L	H	┐	L	H
H	L	┐	H	L
H	H	┐	\bar{Q}_n	Q_n

Asynchronous INPUT		OUTPUT	
S_D	C_D	Q	\bar{Q}
L	H	L	H
H	L	H	L
H	H	H	H

Condition: $S_D = C_D = 0$

3 - D Flip - Flop (Data - Delay) :




Bảng sự thật

Synchronous input		Asynchronous input		Output	
D	Ck	S_D	C_D	Q	\bar{Q}
0	┐	0	0	0	1
1	X	0	0	1	0
X	X	1	0	1	0
X	X	0	1	0	1
X	X	1	1	Cấm	

D FF có thể dùng để truyền dữ liệu theo xung nhịp CK (có một giai trì hoãn).

Giới thiệu vi mạch D FF: CD 4013



Bảng sự thật:


Synchronous input		Output	
Cp	D	Q	\bar{Q}
	L	L	H
	H	H	L

Condition: $S_D = C_D = L$

Asynchronous input		Output	
S_D	C_D	Q	\bar{Q}
L	H	L	H
H	L	H	L
H	H	H	H

Caá m

4 – T Flip – Flop (T – Toggle):




Bảng sự thật:

T	Ck	Q	\bar{Q}
0		Q_0	\bar{Q}_0
1		\bar{Q}_0	Q_0


Hai ngõ vào của JK FF nối chung lại thành ngõ vào T nên người ta không chế tạo T FF. Khi cần ta dùng JK FF để tạo ra T FF.

Khảo sát dạng xung ở ngõ ra theo các ngõ vào:




T – FLOP:

1 - Mạch ON / OFF bằng một nút bấm



Mạch ON/OFF một nút nhấn dạng D-FF Mạch ON/OFF một nút nhấn dạng NAND SR

2 - Mạch đèn sáng lần đầu, tắt lần đầu dùng JK FF:



Mạch đèn sáng lần đầu, tắt lần đầu dùng JK-FF CD4027

Bảng sự thật

Xung hiệu	QA	QB	QC	QD
RESET	0	0	0	0
1	1	0	0	0
2	1	1	0	0
3	1	1	1	0
4	1	1	1	1
5	0	1	1	1
6	0	0	1	1
7	0	0	0	1
8	0	0	0	0

3 - Mạch đèn sáng lần đầu, tắt lần đầu dùng D FF:


Bài 4

MẠCH ĐẾM (COUNTER)

I – MẠCH ĐẾM NHỊ PHÂN (BINARY COUNTER):

1 – Mạch đếm lên (up counter):

Xét mạch đếm 4 bit dùng 4 JK FF (CD4027) mắc nối tiếp (hình 5.1) . Các FF thay đổi trạng thái ở cạnh lên của nhịp. Xung cần đếm được áp ở ngõ CK, xung không cần thiết phải đối xứng hay tuần hoàn. Hai ngõ J và K được nối chung và được giữ thường xuyên ở mức logic 1 (nối lên Vcc) nên khi ở ngõ CK thay đổi mức từ mức logic 0 lên logic 1 thì ngõ ra của FF lật trạng thái. Các ngõ C_D của các FF được nối chung với nhau và nối đến mạch RESET gồm điện trở 1K và nút nhấn RESET. Các ngõ ra của bộ đếm là Q_A (LSB), Q_B, Q_C, Q_D (MSB).



Hình 5.1 : Mạch đếm lên dùng JK FF

Bảng sự thật

Xung hiệu	Ngõ ra bộ đếm				Số thập phân tương ứng
	Q _D	Q _C	Q _B	Q _A	
RESET	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9	1	0	0	1	9
10	1	0	1	0	10
11	1	0	1	1	11
12	1	1	0	0	12
13	1	1	0	1	13
14	1	1	1	0	14
15	1	1	1	1	15
16	0	0	0	0	0

Nguyên lý hoạt động:

Khi mới cấp nguồn cho mạch: Các ngõ ra Q_A, Q_B, Q_C, Q_D có trạng thái bất kỳ.

Khi nhấn nút RESET: Mức logic 1 từ VCC qua nút RESET đưa đến các ngõ CD của các FF nên Q_A = Q_B = Q_C = Q_D = 0.

Khi có cạnh lên của xung đếm thứ nhất đưa vào chân C_K của FFA thì Q_A thay đổi trạng thái từ 0 lên 1 và \overline{Q}_A đổi trạng thái từ 1 xuống 0 nên không tác động đến FFB do đó FFB giữ nguyên trạng thái cũ và FFC, FFD cũng giữ nguyên trạng thái cũ. Tại ngõ ra bộ đếm ta có Q_D = Q_C = Q_B = 0 và Q_A = 1 tức là ta có số nhị phân 0001 tương ứng với số 1 thập phân.

đổi trạng thái từ 1 xuống 0 và \overline{Q}_A đổi


trạng thái từ 0 lên 1 nên tác động đến FFB làm cho Q_B đổi trạng thái từ 0 lên 1 và \overline{Q}_B đổi trạng thái từ 1 xuống 0 nên không tác động đến FFC do đó FFC giữ nguyên trạng thái cũ và dẫn đến FFD cũng giữ nguyên trạng thái cũ. Tại ngõ ra bộ đếm ta có Q_D = Q_C = Q_A = 0 và Q_B = 1 tức là ta có số nhị phân 0010 tương ứng với số 2 thập phân.

Trung Tâm Dạy Nghề Quận 5

Khi có cạnh lên của xung đếm thứ 3: Q_A thay đổi trạng thái từ 0 lên 1 và $\overline{Q_A}$ đổi trạng thái từ 1 xuống 0 nên không tác động đến FFB do đó FFB giữ nguyên trạng thái cũ và FFC, FFD cũng giữ nguyên trạng thái cũ. Tại ngõ ra bộ đếm ta có $Q_D = Q_C = 0$ và $Q_B = Q_A = 1$ tức là ta có số nhị phân 0011 tương ứng với số 3 thập phân.


Khi có cạnh lên của xung đếm thứ 4: Q_A thay đổi trạng thái từ 1 xuống 0 và $\overline{Q_A}$ đổi trạng thái từ 0 lên 1 nên tác động đến FFB làm cho Q_B đổi trạng thái từ 1 xuống 0 và $\overline{Q_B}$ đổi trạng thái từ 0 lên 1 nên tác động FFC làm cho Q_C đổi trạng thái từ 0 lên 1 và $\overline{Q_C}$ đổi trạng thái từ 1 xuống 0 nên không tác động FFD và QD vẫn giữ nguyên trạng thái cũ. Tại ngõ ra bộ đếm ta có $Q_D = Q_B = Q_A = 0$ và $Q_C = 1$ tức là ta có số nhị phân 0100 tương ứng với số 4 thập phân.

Phân tích tương tự cho các xung đếm tiếp theo ta lập được bảng sự thật của bộ đếm nhị phân, qua đó ta thấy rằng giá trị thập phân đúng bằng số xung vào chân C_K của FFA. Từ đó ta lập được giản đồ xung vào và xung ra của bộ đếm nhị phân 4 bit.




Giaản đồ xung vào và ra boả ãnám nhò phaí

Ta có thể sử dụng D FF (IC 4013) để tạo bộ đếm:



Boả ãnám nhò phaí dương D-FF

2 – Mạch đếm xuống (down counter):



Mạch đếm xuống dương JK FF

Bảng sự thật

Xung hiệu	D C B A	Số thập phân tương ứng
RESET	0 0 0 0	0
1	1 1 1 1	15
2	1 1 1 0	14
3	1 1 0 1	13
4	1 1 0 0	12
5	1 0 1 1	11
6	1 0 1 0	10
7	1 0 0 1	9
8	1 0 0 0	8
9	0 1 1 1	7
10	0 1 1 0	6
11	0 1 0 1	5
12	0 1 0 0	4
13	0 0 1 1	3
14	0 0 1 0	2
15	0 0 0 1	1
16	0 0 0 0	0

Kết luận:


❖ Nếu FF chạy cạnh lên, lấy ngõ ra \bar{Q} của FF trước đưa vào chân Ck của FF sau ta có mạch đếm lên, lấy ngõ ra Q của FF trước đưa vào chân Ck của FF sau ta có mạch đếm xuống.

❖ Nếu FF chạy cạnh xuống, lấy ngõ ra \bar{Q} của FF trước đưa vào chân Ck của FF sau ta có mạch đếm xuống, lấy ngõ ra Q của FF trước đưa vào chân Ck của FF sau ta có mạch đếm lên.

Lưu ý: trong tất cả các trường hợp trên, kết quả đếm được lấy ra ở các ngõ Q. Còn khi kết quả đếm lấy ra ở ngõ ra \bar{Q} thì sẽ ngược lại các trường hợp trên.

3 – Mạch đếm lên xuống (up – down counter):

Dùng JK FF (CD4027) (Hình 5.4)



Hình 5.4: mạch đếm lên xuống dương JK FF

❖ Khi SW bật về UP (+ Vcc) thì:

➤ Ngõ ra của các cổng AND nối với ngõ ra Q sẽ luôn có mức 0 vì luôn có mức 1 từ + Vcc qua cổng đảo thành mức 0 đưa đến 1 ngõ vào của cổng AND.

Trung Tâm Dạy Nghề Quận 5

➤ Ngõ ra của các cổng AND nối với ngõ ra \bar{Q} sẽ có mức logic tùy thuộc theo \bar{Q} vì luôn có mức 1 từ + Vcc đưa đến 1 ngõ vào của cổng AND.

Như vậy, khi SW bật về UP thì ngõ ra \bar{Q} của FF đứng trước được nối với ngõ vào Ck của FF đứng sau qua cổng OR nên mạch trở thành mạch đếm lên.

❖ Khi SW bật về DOWN (GND) thì:

➤ Ngõ ra của các cổng AND nối với ngõ ra \bar{Q} sẽ luôn có mức 0 vì luôn có mức 0 từ GND đưa đến 1 ngõ vào của cổng AND.

➤ Ngõ ra của các cổng AND nối với ngõ ra Q sẽ có mức logic tùy thuộc theo Q vì luôn có mức 0 từ GND qua cổng đảo thành mức 1 đưa đến 1 ngõ vào của cổng AND.


Như vậy, khi SW bật về DOWN thì ngõ ra Q của FF đứng trước được nối với ngõ vào Ck của FF đứng sau qua cổng OR nên mạch trở thành mạch đếm xuống.

II – MẠCH ĐẾM THẬP PHÂN (DECIMAL COUNTER):

Theo cách lắp ráp mạch đếm ở phần trên ta thấy: Nếu dùng 4 tầng FF thì số đếm là $2^4 = 16$ trạng thái, dùng 3 tầng FF thì số đếm là $2^3 = 8$ trạng thái, dùng 2 tầng FF thì số đếm là $2^2 = 4$ trạng thái, dùng n tầng FF thì số đếm là 2^n trạng thái.

Trong nhiều trường hợp, ta cần số đếm khác với số lũy thừa của 2, trường hợp thường gặp nhất là số đếm bằng 10. Mạch đếm có số đếm là 10 còn gọi là mạch đếm thập phân hay mạch đếm BCD.


1 – Mạch đếm thập phân không đồng bộ:




Bảng sự thật

Xung hiệu	Ngõ ra bộ đếm				Số thập phân tương ứng
	Q _D	Q _C	Q _B	Q _A	
RESET	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9	1	0	0	1	9
10	0	0	0	0	0

2 – Mạch đếm thập phân đồng bộ:



3 – Giới thiệu IC đếm thập phân 7490:



$R_{0(1)}$	$R_{0(2)}$	$R_{9(1)}$	$R_{9(2)}$	Q_D	Q_C	Q_B	Q_A	
1	1	0	X	0	0	0	0	Xoá
1	1	X	0	0	0	0	0	Xoá
X	X	1	1	1	0	0	1	Đặt 9
X	0	X	0	ĐẾM				
0	X	0	X	ĐẾM				
X	0	0	X	ĐẾM				
0	X	X	0	ĐẾM				

SN7490

Chức năng các chân:

A INPUT và B INPUT : các ngõ vào xung đếm.

R_0 : Ngõ vào xoá. R_9 : Ngõ vào đặt 9. Q_A Q_D : Mã BCD ra.

V_{CC} : Cấp nguồn +5V. GND: Cấp Mass. NC (No connected): Chân bỏ trống.


Lưu ý: 7490 tích cực ở cạnh xuống của xung.

Qua bảng sự thật ta thấy: muốn 7490 hoạt động ở chế độ đếm thì điều kiện tối thiểu phải có một chân R_0 và một chân R_9 được cấp mức logic 0.


Ứng dụng 7490 làm bộ chia 2 tần số : đưa xung có tần số cần chia vào ngõ vào A INPUT (chân 14), lấy xung ra tại Q_A .

Ứng dụng 7490 làm bộ chia 5 tần số : đưa xung có tần số cần chia vào ngõ vào B INPUT (chân 1), lấy xung ra tại Q_D .

Ứng dụng 7490 làm bộ chia 10 (đếm 10) ta đưa xung có tần số cần chia vào ngõ vào A INPUT (chân 14), dùng dây dẫn nối bên ngoài từ Q_A đến ngõ vào B INPUT, lấy xung ra tại Q_D . Nếu sử dụng làm bộ đếm 10 thì mã BCD được lấy ra trên Q_A, Q_B, Q_C, Q_D .




Mạch đếm thập phân dương



Maïch ñeám thaäp phaân 3 digit duøng IC 7490

4 – Giïi thiệu IC ðeám lên/xuïng thaäp phaân CD4510B:(BCD UP/DOWN counter)




CD 4510B

Bảng sự thật (Function table)


MR	PL	UP/DN	CE	CP	mode
L	H	X	X	X	Parallel load (P _n Q _n)
L	L	X	H	X	no change
L	L	L	L		count down
L	L	H	L		count up
H	X	X	X	X	reset

Chức năng các chân:

- PL parallel load input (active HIGH)
- P₀ to P₃ parallel inputs
- CE count enable input (active LOW)
- CP clock pulse input (LOW to HIGH, edge triggered)
- UP/DN up/down count control input
- MR master reset input
- TC terminal count output (active LOW)
- O₀ to O₃ parallel outputs



Maïch ñeám thaäp phaân duøng CD 4510



Mạch giải mã phân 3 digit dương CD4510

BÀI 5

MẠCH GIẢI MÃ VÀ MẠCH MÃ HÓA

I - LED 7 ĐOẠN (7 - SEGMENT LED) VÀ


VI MẠCH GIẢI MÃ BCD - LED 7 ĐOẠN CD 4543:

1 - LED 7 đoạn:

Để hiển thị các chữ số người ta dùng LED 7 đoạn. Thực chất LED 7 đoạn gồm có 7 LED dạng thanh được sắp xếp như trên hình 70, các thanh LED được ký hiệu thứ tự từ a đến g, ngoài ra còn LED thứ 8 được làm dạng tròn gọi là Dp (Decimal poin – dấu chấm thập phân). Tất cả 8 LED đều có một đầu nối chung với nhau và đưa ra ngoài bằng chân chung (com.), nếu Anôt của các LED nối chung thì gọi là loại A chung (Common Anod), nếu Katôt của các LED nối chung thì gọi là loại K chung (Common Katod). Khi sử dụng, muốn hiển thị chữ số nào thì ta cấp điện cho các thanh LED tương ứng với chữ số đó.

Thí dụ:

Muốn hiển thị số 0 thì các thanh a, b, c, d, e, f phải sáng. Nếu dùng LED 7 đoạn loại K chung thì lấy chân chung (com.) nối với cực âm của nguồn và các chân a, b, c, d, e, f thì nối với cực dương của nguồn thông qua điện trở hạn dòng. Tương tự như vậy nếu dùng LED 7 đoạn loại A chung thì lấy chân chung (com.) nối với cực dương của nguồn và các chân a, b, c, d, e, f thì nối với cực âm của nguồn thông qua điện trở hạn dòng. Tương tự như trên, nếu các chữ số cần hiển thị có dấu chấm thập phân thì ta cấp điện cho chân Dp.



Hình 5.1: Ký hiệu và cấu tạo

2 - Giới thiệu IC giải mã 7 đoạn CD 4543:

D_A - D_D : ngõ vào mã BCD.

PH: phase input (active HIGH)


Khi sử dụng LED K chung thì chọn PH = 0

Khi sử dụng LED A chung thì chọn PH = 1

BI : blanking input (active HIGH) ngõ vào xóa (tích cực mức cao).

LD : latch disable input (active HIGH)

vô hiệu hóa chức năng chốt (tích cực mức cao)



Bảng sự thật


INPUT							OUTPUT							DIDPLAY
LD	BI	PH	D _D	D _C	D _B	D _A	O _a	O _b	O _c	O _d	O _e	O _f	O _g	
X	H	L	X	X	X	X	L	L	L	L	L	L	L	BLANK
H	L	L	L	L	L	L	H	H	H	H	H	H	L	0
H	L	L	L	L	L	H	L	H	H	L	L	L	L	1
H	L	L	L	L	H	L	H	H	L	H	H	L	H	2
H	L	L	L	L	H	H	H	H	H	H	L	L	H	3
H	L	L	L	H	L	L	L	H	H	L	L	H	H	4
H	L	L	L	H	L	H	H	L	H	H	L	H	H	5
H	L	L	L	H	H	L	H	L	H	H	H	H	H	6
H	L	L	L	H	H	H	H	H	H	L	L	L	L	7
H	L	L	H	L	L	L	H	H	H	H	H	H	H	8
H	L	L	H	L	L	H	H	H	H	H	L	H	H	9
H	L	L	H	L	H	L	L	L	L	L	L	L	L	BLANK
H	L	L	H	L	H	H	L	L	L	L	L	L	L	BLANK
H	L	L	H	H	L	L	L	L	L	L	L	L	L	BLANK
H	L	L	H	H	L	H	L	L	L	L	L	L	L	BLANK
H	L	L	H	H	H	L	L	L	L	L	L	L	L	BLANK
H	L	L	H	H	H	H	L	L	L	L	L	L	L	BLANK
L	L	L	X	X	X	X	**							**
As above		H	As above				Inverse of above							As above

H = HIGH state (the more positive voltage) : mức logic 1

L = LOW state (the less positive voltage) : mức logic 0

X = state is immaterial : trạng thái không xác định.

** : Depends upon the BCD – code previously applied when LD = HIGH : tuỳ thuộc vào mã BCD ãặt vào trõuớc ñõu, khi chân LD cõn õu mõu 1 (chõát).




II – ĐÈN NIXIE VÀ IC GIẢI MÃ BCD – THẬP PHÂN 7445:

1 – Đèn Nixie:


Đèn Nixie còn gọi là đèn Katốt lạnh, có cấu tạo gồm một Anốt (dương cực) và mười Katốt (âm cực) đặt trong một vỏ thủy tinh trong suốt. Trong vỏ thủy tinh thường chứa khí trơ . Các âm cực được làm bằng lá kim loại mỏng có hình các con số từ 0 đến 9 sắp từ trước ra sau rất sát nhau (nhưng không chạm vào nhau).

Khi sử dụng , cực dương của đèn được nối thường trực với một điện áp cao từ + 30V đến +180V (tùy theo kích thước của đèn). Khi có 1 katốt được nối mass thì có dòng điện từ nguồn cung cấp qua anốt, qua katốt đó xuống mass, khí trơ xung quanh katốt bị ion hoá và phát sáng theo hình dạng của katốt.



Kỳù hieäu vaø caáu taïo ñheøn nixie

2 – Giới thiệu IC giải mã 7445:



Ngõ ra của 7445 là loại cực thu để hở (open collector), ở trạng thái thấp có thể nhận tối đa 80mA. Ở trạng thái cao (các transistor ở bên trong IC ngưng dẫn) có thể chịu được điện áp 30V do đó rất thích hợp để hoạt động trực tiếp kéo tải là relay, bóng đèn.



Bảng sự thật

INPUT				OUTPUT								NO		
D	C	B	A	0	1	2	3	4	5	6	7		8	9
0	0	0	0	0	1	1	1	1	1	1	1	1	1	0
0	0	0	1	1	0	1	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1	2
0	0	1	1	1	1	1	0	1	1	1	1	1	1	3
0	1	0	0	1	1	1	1	0	1	1	1	1	1	4
0	1	0	1	1	1	1	1	1	0	1	1	1	1	5
0	1	1	0	1	1	1	1	1	1	0	1	1	1	6
0	1	1	1	1	1	1	1	1	1	1	0	1	1	7
1	0	0	0	1	1	1	1	1	1	1	1	1	0	8
1	0	0	1	1	1	1	1	1	1	1	1	1	0	9
1	0	1	0	1	1	1	1	1	1	1	1	1	1	T
1	0	1	1	1	1	1	1	1	1	1	1	1	1	Ả
1	1	0	0	1	1	1	1	1	1	1	1	1	1	T
1	1	0	1	1	1	1	1	1	1	1	1	1	1	Đ
1	1	1	0	1	1	1	1	1	1	1	1	1	1	È
1	1	1	1	1	1	1	1	1	1	1	1	1	1	N


III – GIỚI THIỆU IC ĐẾM VÀ GIẢI

Bảng sự thật


MR	CP ₀	CP ₁	Operation
H	X	X	O ₀ = $\bar{O}_{5,9}$ = H; O ₁ to O ₉ = L
L	H	L	Counter advance
L	L	L	Counter advance
L	L	X	No change
L	X	H	No change
L	H	L	No change
L	L	L	No change



Mạch hiển thị nuôi dưỡng 4017




Mạch hiển thị dùng lan di




IV – MẠCH MÃ HOÁ (ENCODER):

1 – Mạch mã hóa đơn giản dùng ma trận:




Mạch mã hoà baøng ma traäi

2 – Mạch mã hóa bằng cổng logic:



Maich mã hoà bằng công Logic

3 – Giới thiệu IC mã hóa 74147:



10 line to 4 line priority encoder.

74147 là IC mã hóa ưu tiên 10 số thập phân ra mã BCD.

IC chỉ mã hoá một đường có số thứ tự cao nhất trong trường hợp có nhiều đường được cung cấp mức thấp cùng lúc.

Thí dụ: nếu ta nhấn đồng thời hai phím số 5 và số 6 (đường 5 và 6 cùng được cung cấp mức 0) thì tổ hợp mã BCD ở ngõ ra sẽ tương ứng với đường số 6.

IC không có ngõ vào của số 0 thập phân, mã BCD ở ngõ ra sẽ tương ứng với số 0 khi tất cả chín ngõ vào có mức cao.

Bảng sự thật

INPUT									OUTPUT			
1	2	3	4	5	6	7	8	9	D	C	B	A
H	H	H	H	H	H	H	H	H	H	H	H	H
X	X	X	X	X	X	X	X	L	L	H	H	L
X	X	X	X	X	X	X	L	H	L	H	H	H
X	X	X	X	X	X	L	H	H	H	L	L	L
X	X	X	X	X	L	H	H	H	H	L	L	H
X	X	X	L	H	H	H	H	H	H	L	H	L
X	X	L	H	H	H	H	H	H	H	H	L	L
X	L	H	H	H	H	H	H	H	H	H	L	H
L	H	H	H	H	H	H	H	H	H	H	H	L


BÀI 6

MẠCH GHI DỊCH

Trung Tâm Dạy Nghề Quận 5

Flip flop có khả năng nhớ 1 bit. Muốn mạch nhớ nhiều bit ta mắc nối tiếp nhiều FF. Các bit đang nhớ được dịch chuyển bởi xung đồng hồ thì mạch được gọi là mạch ghi dịch (Shift register – SR). Sự kiện các bit có thể dịch chuyển qua phải hay qua trái mỗi khi có xung đồng hồ khiến cho mạch ghi dịch có nhiều ứng dụng quan trọng. Trong ngôn ngữ máy tính và tin học người ta thường gọi là thanh ghi.

I – MẠCH GHI DỊCH NẠP DỮ LIỆU NỐI TIẾP:



Số xung đồng hồ vào	Dữ liệu vào D (DATA IN)	Dữ liệu ra song song			
		Q _A	Q _B	Q _C	Q _D
RESET	X	0	0	0	0
1	b ₀ = 1	1	0	0	0
2	b ₁ = 1	1	1	0	0
3	b ₂ = 0	0	1	1	0
4	b ₃ = 1	1	0	1	1
5	X	X	1	0	1
6	X	X	X	1	0
7	X	X	X	X	1

Xét mạch ghi dịch 4 bit dùng 4 D FF mắc nối tiếp theo thứ tự FFA, FFB, FFC và FFD. Dữ liệu vào nối tiếp được đưa vào ngõ vào D của FFA theo thứ tự b₀, b₁, b₂ và b₃. Ta thấy rằng mỗi khi có cạnh lên của xung CK tác động thì mức logic ở các ngõ vào D của mỗi FF sẽ truyền đến ngõ ra Q của chính FF đó.

Trước tiên ta tạo một xung dương ở ngõ C_D (nhấn nút RESET) của các FF để xóa các ngõ ra Q_A = Q_B = Q_C = Q_D = 0.

Khi có xung CK thứ nhất thì bit 0 (b₀) được nạp vào FFA nên Q_A = b₀ = 1.


Khi có xung CK thứ hai thì bit 1 (b₁) được nạp vào FFA nên Q_A = b₁ = 1, đồng thời bit 0 ở Q_A được nạp vào FFB nên Q_B = b₀ = 1.

Khi có xung CK thứ ba thì bit 2 (b₂) được nạp vào FFA nên Q_A = b₂ = 0, đồng thời bit 1 ở Q_A được nạp vào FFB nên Q_B = b₁ = 1, đồng thời bit 0 ở Q_B được nạp vào FFC nên Q_C = b₀ = 1.

Phân tích tương tự như trên ta thấy rằng sau 4 xung CK thì dữ liệu 4 bit được nạp và lưu trữ (nhớ) vào thanh ghi dịch. Ta có thể đọc dữ liệu song song (đọc đồng thời cả 4 bit) tại các ngõ ra song song Q_A, Q_B, Q_C và Q_D.

Ta cũng có thể đọc nối tiếp dữ liệu tại ngõ ra nối tiếp Q_D. Sau xung CK thứ 4 ta đọc được bit 0, sau xung CK thứ 5 ta đọc được bit 1, sau xung CK thứ 6 ta đọc được bit 2 và sau xung CK thứ 7 ta đọc được bit 3.

II – NẠP DỮ LIỆU SONG SONG:



Maïch ghi dờch 4 bit nặp dờo lieäu song song,
dờo lieäu ra song song vàø noái tieáp

Ngõ vào PE (Preset Enable): cho phép đặt trước.

$P_A - P_D$: các ngõ vào song song.

Nguyên lý hoạt động:


Trước tiên xoá cho $Q_A = Q_B = Q_C = Q_D = 0$.

Aùp dữ liệu song song ở các ngõ vào song song P_A, P_B, P_C, P_D .


Đưa chân PE lên mức cao (LOAD – nạp), nếu dữ liệu là mức 1 thì sẽ được nạp vào FF tương ứng (xuất hiện ở ngõ ra tương ứng), nếu dữ liệu là mức 0 thì không nạp vào được, nhưng thực tế vẫn xem như đã được nạp vì lúc xoá ta đã có các ngõ ra bằng 0.

Khi muốn mạch hoạt động bình thường thì ta phải đưa ngõ PE xuống mức thấp (Shift – dịch chuyển) nhằm khóa các cổng AND không cho dữ liệu nạp vào một cách ngẫu nhiên. Muốn lấy dữ liệu ở ngõ ra nối tiếp ta chỉ cần tác động 3 xung CK (vì ban đầu ở Q_D đã có sẵn bit đầu tiên tương ứng với P_D).

III – DỊCH CHUYỂN PHẢI VÀ DỊCH CHUYỂN TRÁI:




Dờch chuyển phảii



Dờch chuyển trầii

IV – GIỚI THIỆU IC GHI DỊCH:

1 – IC ghi dịch 7495A/B:



SERIAL IN: Ngõ vào nối tiếp.

A, B, C, D : 4 Ngõ vào song song.

Q_A, Q_B, Q_C, Q_D : 4 Ngõ ra song song.

CK1 (CLOCK1 – R SHIFT): Ngõ vào xung đồng hồ điều khiển dịch phải.

CK2 (CLOCK2 – L SHIFT / LOAD): Ngõ vào xung đồng hồ điều khiển dịch trái và điều khiển nạp dữ liệu song song (kết hợp với chân MODE).

MODE CONTROL: chọn kiểu.

MODE CONTROL = 1 : Nạp (load).

MODE CONTROL = 0 : Dịch chuyển (shift).

Bảng sự thật

MODE CONTROL	INPUT							OUTPUT			
	CLOCK		SERIAL	PARALELL				Q_A	Q_B	Q_C	Q_D
	2	1		A	B	C	D				
H	H	X	X	X				Q_{A0}	Q_{B0}	Q_{C0}	Q_{D0}
H	\downarrow	X	X	a	b	c	d	a	b	c	d
H	\downarrow	X	X	Q_B	Q_C	Q_D	d	Q_{Bn}	Q_{Cn}	Q_{Dn}	d
L	L	H	X	X	X	X	X	Q_{A0}	Q_{B0}	Q_{C0}	Q_{D0}
L	X	\downarrow	H	X	X	X	X	H	Q_{An}	Q_{Bn}	Q_{Cn}
L	X	\downarrow	L	X	X	X	X	L	Q_{An}	Q_{Bn}	Q_{Cn}
\downarrow	L	L	X	X	X	X	X	Q_{A0}	Q_{B0}	Q_{C0}	Q_{D0}
\downarrow	L	L	X	X	X	X	X	Q_{A0}	Q_{B0}	Q_{C0}	Q_{D0}
\downarrow	L	H	X	X	X	X	X	Q_{A0}	Q_{B0}	Q_{C0}	Q_{D0}
\downarrow	H	L	X	X	X	X	X	Q_{A0}	Q_{B0}	Q_{C0}	Q_{D0}
\downarrow	H	H	X	X	X	X	X	Q_{A0}	Q_{B0}	Q_{C0}	Q_{D0}

7495 là IC ghi dịch 4 bit, vào nối tiếp hoặc song song, ra song song.

Nạp dữ liệu: Sắp xếp dữ liệu muốn nạp ô cuối ngõ vào A, B, C, D. Nối chân chọn kiểu (MODE CONTROL) lên mức 1. Khi có cạnh xuống của xung CK ô chân CK2 thì dữ liệu nội bộ nạp (tức dữ liệu xuất hiện ô ngõ ra Q_A, Q_B, Q_C, Q_D).


Muốn dịch chuyển phải: Dữ liệu nào có sẵn (hay xuất hiện ô ngõ vào nối tiếp). Nối chân chọn kiểu (MODE CONTROL) xuống mức 0. Khi có cạnh xuống của xung CK ô chân CK1 thì dữ liệu nội bộ dịch chuyển phải 1 bit.

Muốn dịch chuyển trái: Dữ liệu nào có sẵn (hay xuất hiện ô ngõ vào nối tiếp). Nối dây bên ngoài tổ ngõ ra của mỗi FF nên ngõ vào song song của FF bên cạnh:

$$Q_D \quad C ; Q_C \quad B ; Q_B \quad A .$$

Ñĩa chân chõin kieâu (MODE CONTROL) lên mõiuc cao. Khi cõu cãnh xuoãng cõuã xung CK õu chân CK2 thì ðõõ lieãu ñõõic ðõõch chuyẽn trãuì 1 bit.

2 – IC ghi ðõõch 74164:



Bãng sự thãt


INPUTS				OUTPUTS			
CL	CK	A	B	QA	QB	QH
L	X	X	X	L	L		L
H	L	X	X	QA0	QB0		QH0
H	┘	H	H	H	QAn		QGn
H	┘	L	X	L	QAn		QGn
H	┘	X	L	L	QAn		QGn

74164

CL: Clear = Reset : Xõã, tác ðõõng mõiuc thãp.

Khi mãch ðãng ðõõch chuyẽn, ðũã chân \overline{CK} xuoãng mõiuc thãp thì lãp tức ðũõ lieãu ðũõõch chõõt lãi.

QA – QH : 8 ngõ ra song song. A và B: hai ngõ vào nối tiếp.




Laàn lõõit noãi ñẽãn cãuc ngõõ ra cõuã IC 74164

Mãich ñõõn quãng cãuõ ðũõng IC ghi ðõõch

BÀI 7

NGUYÊN TẮC THU PHÁT HỒNG NGOẠI

I – NGUYÊN LÝ SƠ ĐỒ KHỐI:



1 – Phần phát:

Người sử dụng bấm vào các phím chức năng để phát lệnh yêu cầu của mình, mỗi phím chức năng tương ứng với một số thập phân. Mạch mã hoá sẽ chuyển đổi thành mã nhị phân tương ứng dưới dạng mã lệnh tín hiệu số gồm các bit 0 và 1. Số bit trong mã lệnh nhị phân có thể là 4 bit, 8 bit ... tùy theo số lượng các phím chức năng nhiều hay ít.

Khi bấm các phím chức năng thì đồng thời khởi động mạch dao động tạo ra xung đồng hồ (khởi dao động có điều kiện), tần số xung đồng hồ xác định thời gian chuẩn T của mỗi bit.

Mã nhị phân ra tại mạch mã hóa sẽ được chốt giữ bởi mạch chốt để đưa vào mạch chuyển đổi dữ liệu song song ra nối tiếp. Mạch chuyển đổi dữ liệu song song ra nối tiếp được điều khiển bởi xung đồng hồ và mạch định thời nhằm đảm bảo kết thúc đúng lúc việc chuyển đổi đủ số bit của một mã lệnh.

Mã lệnh dưới dạng nối tiếp sẽ được đưa qua mạch điều chế và phát FM ghép mã lệnh vào sóng mang có tần số cao từ 38 KHz đến 100 KHz, nhờ sóng mang cao tần tín hiệu có thể truyền đi xa hơn, tức tăng cự ly thu phát.

Phần phát là một LED phát hồng ngoại. Khi mã lệnh có giá trị bit = 1 thì LED phát hồng ngoại sáng suốt trong thời gian T của bit đó. Khi mã lệnh có giá trị bit = 0 thì LED không sáng, bên thu không nhận được tín hiệu, xem như bit = 0.

2 – Phần thu:

Tia hồng ngoại từ phần phát được tiếp nhận bởi LED thu hồng ngoại hay quang transistor (photo transistor).

Tại đây, tín hiệu phát được tái lập và khuếch đại, rồi đưa qua mạch tách sóng để tách lấy dữ liệu cần thiết là mã lệnh.

Mã lệnh được đưa vào mạch chuyển đổi nối tiếp ra song song và đưa tiếp vào mạch giải mã ra thành số thập phân tương ứng dưới dạng một xung nẩy (xung kích) tại ngõ ra tương ứng để kích mở mạch điều khiển đóng mở bộ phận chấp hành.

Tần số sóng mang còn được dùng để so pha với tần số dao động bên phần thu nhằm giúp cho mạch thu phát hoạt động đồng bộ, đảm bảo mạch tách sóng và mạch chuyển đổi nối tiếp ra song song hoạt động chính xác.

II – GIỚI THIỆU VI MẠCH ĐIỀU KHIỂN XA TC9148 VÀ TC 9149:

1 – Giới thiệu IC phát TC9148:

IC TC9148 là một loại linh kiện phát xạ mã hóa tia hồng ngoại rất thông dụng. Phạm vi điện áp nguồn cung cấp của nó là 2.2V đến 5.5V. Nó được chế tạo bằng công nghệ CMOS nên công suất tiêu hao cực thấp, dòng điện trạng thái tĩnh chỉ 10 A. Nó có thể sử dụng nhiều tổ hợp phím, linh kiện bên ngoài rất ít, mã số của nó thích hợp với các mô thức khác, chỉ cần nối ngoài linh kiện LC hoặc bộ dao động thạch anh là có thể tạo ra dao động.

IC TC9148 có 16 chân, vỏ nhựa kiểu cắm thẳng hai hàng. Chức năng các chân được trình bày trong hình 7.1.

Chân 1 (GND) là chân mass được nối với cực âm của nguồn điện.

Chân 2 và chân 3 (XT và \overline{XT}) là hai đầu để nối thạch anh bên ngoài cho bộ phận tạo dao động ở bên trong IC.

Chân 4 đến chân 9 (K1 – K6) là đầu vào tín hiệu của bàn phím kiểu ma trận, các chân từ K1 đến K6 kết hợp với các chân 10 đến chân 12 (T1 – T3) để tạo thành ma trận 18 phím.

Chân 13 (CODE) là chân mã số dùng để kết hợp với các chân T1 – T3 (C1 – C3) để tạo ra các tổ hợp mã hệ thống giữa phần phát và phần thu.

Chân 14 (TEST) là đầu đo thử, bình thường khi sử dụng có thể bỏ trống.

Chân 15 (T_{XOUT}) là đầu ra tín hiệu đã được điều chế FM.

Chân 16 (V_{DD}) là chân cấp nguồn dương.

2 – Giới thiệu IC thu TC9149 và TC9150:


Vi mạch TC9149 và TC9150 cũng được chế tạo bởi công nghệ CMOS. Trong đó, TC9149 có dạng vỏ nhựa với 16 chân kiểu cắm thẳng hai hàng; TC9150 có dạng vỏ nhựa với 24 chân kiểu cắm thẳng hai hàng. Sơ đồ chân của TC9149 và TC9150 được trình bày trên hình 7.2.

Chân GND là chân mass được nối với cực âm của nguồn điện.


Chân R_{XIN} là đầu vào tín hiệu thu.

Chân Code2 (C2) và Code3 (C3) để tạo ra các tổ hợp mã hệ thống giữa phần thu và phần phát. Mã số của hai chân này phải giống tổ hợp mã hệ thống của phần phát thì mới thu được tín hiệu.

Chân OSC dùng để nối với tụ điện và điện trở bên ngoài tạo ra dao động cho mạch.



Hình 7.1: Sơ đồ chân TC9148



Hình 7.2: Vi maich thu TC9149 và TC9150

Các chân HP1 – HP5 (TC9149) hoặc HP1 – HP6 (TC9150) là đầu ra tín hiệu liên tục. Chỉ cần thu được tín hiệu tương ứng với đầu ra nào thì đầu ra đó sẽ luôn duy trì ở mức logic 1.

Các chân SP1 – SP5 (TC9149) hoặc SP1 – SP10 (TC9150) là đầu ra tín hiệu không liên tục. Chỉ cần thu được tín hiệu tương ứng với đầu ra nào thì đầu ra đó sẽ duy trì ở mức logic 1 trong khoảng thời gian là 107ms.

Chân CP1 và CP2 (TC9150) là đầu ra tín hiệu chu kỳ, mỗi lần thu được tín hiệu tương ứng thì đầu ra này sẽ lật trạng thái.

Chân V_{DD} là chân cấp nguồn dương được nối với cực dương của nguồn cung cấp có điện áp 4,5V đến 5,5V.

3 – Tổ hợp mã hệ thống:


Khi sử dụng cặp thu phát thì ta phải cài đặt tổ hợp mã hệ thống ở phần phát và phần thu giống nhau thì mạch mới làm việc . Sau đây là cách tạo ra các tổ hợp mã hệ thống.

a. Tổ hợp mã hệ thống giữa TC9148 và TC9149:

Đối với TC9149 không có chân C1 nên chân C1 của TC9148 mặc nhiên đặt ở mức logic 1. Qua bảng mã hệ thống ta thấy rằng tổ hợp của các chân C2 và C3 của hai IC phải giống nhau, đó là mã hệ thống. Trong các tổ hợp mã hệ thống không có tổ hợp $C2 = C3 = 0$. Muốn tạo các mức logic tại các chân Code ta xem thí dụ hình 7.3.

Bảng mã hệ thống

TC9148			TC9149	
C1	C2	C3	C2	C3
1	1	0	1	0
1	0	1	0	1
1	1	1	1	1



Mã hệ thống pha: $C1 = C2 = 1; C3 = 0$

Hình 7.3: Thí dụ một hộp mã hệ thống TC9148 và TC9149


Mã hệ thống pha: $C2 = 1; C3 = 0$

b. Tổ hợp mã hệ thống giữa TC9148 và TC9150:

Đối với TC9149 không có chân C3 nên chân C3 của TC9148 mặc nhiên đặt ở mức logic 1. Qua bảng mã hệ thống ta thấy rằng tổ hợp của các chân C1 và C2 của hai IC phải giống nhau, đó là mã hệ thống. Trong các tổ hợp mã hệ thống không có tổ hợp $C1 = C2 = 0$. Muốn tạo các mức logic tại các chân Code ta xem thí dụ hình 7.4.

Bảng mã hệ thống


TC9148			TC9150	
C1	C2	C3	C1	C2
0	1	1	0	1
1	0	1	1	0
1	1	1	1	1



Mã hệ thống pha: $C2 = C3 = 1; C1 = 0$

Hình 7.4: Thí dụ một hộp mã hệ thống TC9148 và TC9150



Mã hệ thống pha: $C2 = 1; C1 = 0$



Maïch phaùt tín hiệu ngoài ngoài dương
TC9148

Bảng đối ứng quan hệ phím / mã giữa phần thu và phần phát

Số phím bên phát	Mã dữ liệu										Dạng xung ra	Ngõ ra
	H	S1	S2	K1	K2	K3	K4	K5	K6			
1	1	0	0	1	0	0	0	0	0	0	Liên tục	HP1
2	1	0	0	0	1	0	0	0	0	0	Liên tục	HP2
3	1	0	0	0	0	1	0	0	0	0	Liên tục	HP3
4	1	0	0	0	0	0	1	0	0	0	Liên tục	HP4
5	1	0	0	0	0	0	0	1	0	0	Liên tục	HP5
6	1	0	0	0	0	0	0	0	1	0	Liên tục	HP6
7	0	1	0	1	0	0	0	0	0	0	Mã đơn	SP1
8	0	1	0	0	1	0	0	0	0	0	Mã đơn	SP2
9	0	1	0	0	0	1	0	0	0	0	Mã đơn	SP3
10	0	1	0	0	0	0	1	0	0	0	Mã đơn	SP4
11	0	1	0	0	0	0	0	1	0	0	Mã đơn	SP5
12	0	1	0	0	0	0	0	0	1	0	Mã đơn	SP6
13	0	0	1	1	0	0	0	0	0	0	Mã đơn	SP7
14	0	0	1	0	1	0	0	0	0	0	Mã đơn	SP8
15	0	0	1	0	0	1	0	0	0	0	Mã đơn	SP9
16	0	0	1	0	0	0	1	0	0	0	Mã đơn	SP10
17	0	0	1	0	0	0	0	1	0	0	Tuần hoàn	CP1
18	0	0	1	0	0	0	0	0	1	0	Tuần hoàn	CP2



Maìch thu hoàng ngoạii ñieàu khiẻn toác ñoà quẩt treo tồng

BÀI 8 BỘ NHỚ - MEMORY

I - PHÂN LOẠI BỘ NHỚ:

1 - Bộ nhớ RAM (Random Access Memory):

Trung Tâm Dạy Nghề Quận 5

Bộ nhớ RAM còn được gọi là bộ nhớ truy xuất ngẫu nhiên. Đặc điểm chính của RAM là dữ liệu được ghi vào và đọc ra trong quá trình sử dụng, khi không còn nguồn cung cấp thì dữ liệu trong RAM cũng bị mất đi. RAM thường được ứng dụng để chứa dữ liệu tạm thời trong các máy tính. RAM có hai loại:

RAM tĩnh (Static RAM – SRAM): có cấu tạo là các flip – flop , mỗi flip – flop có thể nhớ được 1 bit nên dung lượng của RAM bao nhiêu bit thì có bấy nhiêu flip – flop do đó, SRAM thường có dung lượng nhỏ.

RAM động (Dynamic RAM – DRAM): có cấu tạo là các MOSFET, người ta lợi dụng điện dung ký sinh giữa cực G và các cực còn lại của MOSFET để chứa dữ liệu, tụ được nạp điện tương ứng với mức logic 1, tụ không được nạp điện tương ứng với mức 0. Sau khi được nạp điện thì các tụ điện sẽ xả điện dần nên dữ liệu sẽ bị mất đi do đó để dữ liệu không bị mất đi thì phải nạp bổ sung gọi là làm tươi RAM (Refresh).

2 – Bộ nhớ ROM (Read Only Memory):

Bộ nhớ ROM còn được gọi là bộ nhớ chỉ đọc. Đặc điểm chính của ROM là dữ liệu được ghi vào bằng thiết bị chuyên dùng và trong quá trình sử dụng chỉ có thể đọc các dữ liệu đã ghi sẵn chứ không sửa chữa được dữ liệu, khi không còn nguồn cung cấp thì dữ liệu trong ROM không bị mất đi. ROM thường được ứng dụng để chứa dữ liệu là chương trình điều khiển trong các máy tính, ROM còn được ứng dụng để thiết kế các mạch tổ hợp. ROM có bốn loại:

ROM : là loại bộ nhớ có chương trình được nạp sẵn bởi nhà sản xuất, không thay đổi được.

PROM (Programable ROM – ROM lập trình được): là loại bộ nhớ ROM chưa có chương trình, người sử dụng có thể nạp chương trình, nhưng sau khi đã nạp chương trình thì không thay đổi được.

EPROM (Erasable PROM – PROM xóa được): là loại bộ nhớ có thể xóa chương trình đã nạp bằng tia cực tím và có thể nạp lại dữ liệu nhiều lần.

EEPROM (Electrically EPROM – EPROM xóa bằng điện): còn gọi là ROM điện là loại bộ nhớ có thể xóa chương trình đã nạp bằng điện và có thể nạp lại dữ liệu nhiều lần.

II – GIỚI THIỆU HỌ RAM 61XXX :

Đây là loại RAM tĩnh, 2 số đầu (61) để chỉ họ RAM , IC có số đầu là 61; 62 ; 65 đều có sơ đồ chân và tính năng như nhau, thí dụ: 6164 ; 6264 và 6564 có sơ đồ chân, dung lượng và các tính năng khác như nhau. Các chữ số đứng sau để chỉ dung lượng của RAM thí dụ:

6116 có dung lượng 2048 x 8 – bit (2Kbyte);


6264 có dung lượng 8192 x 8 – bit (8 Kbyte).

Nhìn chung, họ RAM này có một số đặc điểm chính như: vỏ nhựa có kiểu chân cắm hai hàng, điện áp nguồn cung cấp 5V.

Dưới đây ta xét sơ đồ chân của RAM HM6164 (hình 7.1) làm thí dụ.

Bảng sự thật

\bar{W}	$\bar{CS1}$	CS2	\bar{G}	Dn	Mode
X	H	X	X	Hi – Z	Not selected (power down)
X	X	L	X	Hi – Z	Not selected (power down)
H	L	H	H	Hi – Z	Out put disable
H	L	H	L	Data out	Read
L	L	H	X	Data in	Write



HM6264 có dung lượng 8192 x 8 – bit (8192 ô nhớ, mỗi ô nhớ có 8 bit). Chức năng các chân:

\overline{W} - Write (\overline{WE} - Write Enable) : cho phép ghi dữ liệu vào RAM (tác động mức thấp).

CS – Chip Select : chọn chip.

\overline{G} (\overline{OE} - Output Enable) : cho phép xuất dữ liệu (tác động mức thấp).

A0 – A12 (Address) : các chân địa chỉ .

D0 – D7 (Data) : các chân dữ liệu.

Cách nạp dữ liệu vào RAM:

Cung cấp mức logic cho các chân như sau: $\overline{CS1} = 0$; CS2 = 1. Chọn ô nhớ sẽ chứa dữ liệu bằng cách đặt các chân địa chỉ (A0 – A12) ở mức logic phù hợp ; áp dữ liệu (8 bit) muốn nạp vào các chân Data (D0 – D7) tương ứng sau đó đưa chân \overline{W} xuống mức thấp thì dữ liệu sẽ được ghi vào ô nhớ đã chọn.

Cách đọc dữ liệu từ RAM:

Cung cấp mức logic cho các chân như sau: $\overline{CS1} = 0$; CS2 = 1; $\overline{W} = 1$. Chọn ô nhớ chứa dữ liệu cần đọc bằng cách đặt các chân địa chỉ (A0 – A12) ở mức logic phù hợp ; đưa chân \overline{G} xuống mức thấp thì dữ liệu cần đọc sẽ xuất hiện tại các chân Data (D0 – D7) .

III – GIỚI THIỆU HỌ EPROM 27XXX:

Cũng tương tự như họ RAM 61XXX, số 27 là để chỉ họ EPROM còn 3 chữ số đứng sau để chỉ dung lượng bộ nhớ.

Sau đây ta xét EPROM 2764 (hình 8.2) làm thí dụ.

Chức năng các chân:

VCP (Program Voltage) : chân này để cấp điện áp lập trình cho EPROM. Khi đọc dữ liệu từ EPROM thì chân này được cấp điện áp 5V; khi nạp dữ liệu vào EPROM thì chân này được bắn một xung có điện áp 21 V.

\overline{CE} (Chip Enable) : cho phép chip hoạt động (tác động mức thấp).

\overline{PGM} (Program Mode) : cho phép nạp dữ liệu vào EPROM (tác động mức thấp).

A0 – A12 (Address) : các chân địa chỉ . D0 – D7 (Data) : các chân dữ liệu.

\overline{G} (Enable) : cho phép xuất dữ liệu.


Bảng sự thật

\overline{CE}	\overline{G}	\overline{PGM}	VCP	D _{OUT}	Mode
L	L	H	+5V	data out	read
H	X	X	+5V	Hi-Z	stanby
L	X	L	+21V	data in	program
L	L	H	+21V	data out	program verify
H	X	X	+21V	Hi-Z	program inhibit

L = - 0,1V ... + 0,8V

H = +2V ... +6V

Cách nạp dữ liệu vào EPROM:



Trung Tâm Dạy Nghề Quận 5

Muốn nạp dữ liệu vào EPROM, trước tiên ta phải xoá dữ liệu cũ trong EPROM bằng cách chiếu tia cực tím vào cửa sổ trên lưng IC trong thời gian từ 2 phút đến 10 phút tùy theo chất lượng của IC .

Cung cấp mức logic cho các chân như sau: $\overline{CE} = 0$; $\overline{PGM} = 0$. Chọn ô nhớ sẽ chứa dữ liệu bằng cách đặt các chân địa chỉ (A0 – A12) ở mức logic phù hợp ; áp dữ liệu (8 bit) muốn nạp vào các chân Data (D0 – D7) tương ứng sau đó bắn một xung dương (có điện áp từ 12,5V đến 25V tùy theo hãng sản xuất) vào chân VCP (độ rộng xung từ 150 đến 450ns tùy theo hãng sản xuất) thì dữ liệu sẽ được ghi vào ô nhớ đã chọn.

Cách đọc dữ liệu từ EPROM:

Cung cấp mức logic cho các chân như sau: $\overline{CE} = 0$; $\overline{PGM} = 1$; VCP = 5V. Chọn ô nhớ chứa dữ liệu cần đọc bằng cách đặt các chân địa chỉ (A0 – A12) ở mức logic phù hợp sau đó đưa chân \overline{G} xuống mức thấp thì dữ liệu cần đọc sẽ xuất hiện tại các chân Data (D0 – D7).

BÀI 9

MẠCH CHUYỂN ĐỔI SỐ – TƯƠNG TỰ VÀ CHUYỂN ĐỔI TƯƠNG TỰ - SỐ

(DIGITAL to ANALOG ANALOG to DIGITAL convert)

I – BỘ KHUẾCH ĐẠI THUẬT TOÁN (Operational Amplifier – OPAMP):

1 – Bộ khuếch đại thuật toán lý tưởng :

Bộ khuếch đại thuật toán là một bộ khuếch đại điện áp DC có hệ số khuếch đại rất lớn được sử dụng rộng rãi trong kỹ thuật điện tử để tạo ra các mạch khuếch đại , mạch dao động tạo ra các dạng sóng, mạch thực hiện các phép toán v.v...Khuếch đại thuật toán được chế tạo theo công nghệ vi mạch tích hợp đặt trong vỏ bằng kim loại hoặc plastic.

Ký hiệu (hình 9.1):


+IN : Ngõ vào thuận (không đảo).

-IN : Ngõ vào đảo.

+V_{CC} : Cấp nguồn dương .

-V_{CC} : Cấp nguồn âm.

OUT : Ngõ ra.



Hình 9.1: Ký hiệu OPAMP

Thông thường , OPAMP được cấp nguồn đối xứng $V_{CC} = 6V \quad 15V$.

Đôi khi, OPAMP được cấp nguồn đơn: $-V_{CC} = 0V$; $+V_{CC} = 12 \quad 30V$.

Tính chất của OP – AMP lý tưởng :

Hệ số khuếch đại vòng hở: A_{vo} (Thực tế A_{vo} > 10 000)

Trở kháng ngõ vào: R_{IN} (loại OPAMP chế tạo bằng BJT có $R_{IN} > 1M$,
 loại OPAMP chế tạo bằng FET có $R_{IN} > 1000 M$)

Trở kháng ngõ ra $R_{OUT} = 0$ (thường $R_{OUT} < 1$).

Dải thông vô cùng lớn ($f =$).

Hệ số nhiễu bằng không ($S / N =$).

Từ các tính chất trên ta suy ra các hệ quả sau:

Do hệ số khuếch đại lớn vô cùng nên $V_{in}^+ = V_{in}^-$ hay $V_{in}^+ - V_{in}^- = 0$ tức là điện thế trên hai ngõ vào bằng nhau hay hiệu điện thế giữa hai ngõ vào bằng 0.

Do điện trở ngõ vào vô cùng lớn nên $I_{in}^+ = I_{in}^- = 0$ tức là ở ngõ vào không tiêu hao dòng điện tín hiệu (thực tế I_{IN} từ vài chục nA đến hàng trăm nA).

Đặc tuyến truyền đạt:

Trong hình 9.2 là đặc tính truyền đạt của OPAMP với:

A_{Vo} là hệ số khuếch đại vòng hở.

A_{Vf} là hệ số khuếch đại vòng kín.

Theo đặc tính khuếch đại vòng hở ta thấy có 3 vùng làm việc:

Vùng khuếch đại : $V_o = A_{Vo} \cdot V_{in}$

Với $V_{in} = V_{in}^+ - V_{in}^-$ nằm trong khoảng V_s

Vùng bão hòa dương : $V_o = +V_{cc}$, $V_{in} > V_s$

Vùng bão hòa âm:


$V_o = -V_{cc}$, $V_{in} < -V_s$

V_s là các mức ngưỡng của điện áp vào, giới

hạn phạm vi mà quan hệ V_o và V_{in} còn là tuyến

tính. Các OPAMP thường có V_s khoảng từ vài



chục đến vài trăm V .



Hình 9.2: Đặc tuyến truyền đạt

2 – Khảo sát OPAMP 741:

Sơ đồ chân:



Hình 121: Sơ đồ chân của OPAMP 741

Trung Tâm Dạy Nghề Quận 5

OPAMP 741 thường được sản xuất dưới hai dạng : hình tròn hoặc hình chữ nhật dẹt (hình 9.3). Tùy theo hãng sản xuất mà OPAMP 741 có các tên khác nhau: CA 741, AD 741, A 741, LM 741, UA 741...

Chức năng các chân:

Chân 1 và 5 : OFFSET NULL – Bù điểm 0. Theo lý thuyết , nếu $V_{in}^+ = V_{in}^-$ thì $V_{out} = 0$, nhưng thực tế thì $V_{out} \neq 0$ nên người ta dùng chân 1 và chân 5 để điều chỉnh cho $V_{out} = 0$ theo sơ đồ hình 122.

Chân 2 : Ngõ vào đảo.

Chân 3 : Ngõ vào không đảo.

Chân 4 : Chân nguồn cấp điện âm.

Chân 6: Ngõ ra.

Chân 7: Chân nguồn cấp điện dương .

Chân 8: NC – No connect : chân bỏ trống (không nối bên trong OPAMP).

3 – Một số mạch ứng dụng của OPAMP:


Khuếch đại đảo (đảo pha) (hình 9.4):

Điện áp ra:

$$V_{OUT} = -\frac{R2}{R1} V_{IN}$$

Hệ số khuếch đại :

$$A_{vf} = -\frac{V_{OUT}}{V_{IN}} = -\frac{R2}{R1}$$



Hình 9.3: Nhiều chængh ãieãn OPAMP 741


Khuếch đại không đảo (hình 9.5):

Điện áp ra:

$$V_{OUT} = V_{IN} \left(1 + \frac{R2}{R1} \right)$$

Hệ số khuếch đại :

$$A_{vf} = 1 + \frac{R2}{R1}$$



Hình 9.4: Mạch khuếch đại f


Khuếch đại không đảo (hình 9.5):

Điện áp ra:

$$V_{OUT} = V_{IN} \left(1 + \frac{R2}{R1} \right)$$

Hệ số khuếch đại :

$$A_{vf} = 1 + \frac{R2}{R1}$$




Hình 9.5: Mạch khuếch đại ãieãn kh

Mạch cộng đảo (hình 9.6):

Điện áp ra:

$$V_{OUT} = -\left(\frac{R2}{R11} V_{IN1} + \frac{R2}{R12} V_{IN2} + \frac{R2}{R13} V_{IN3} \right)$$

Giáo trình điện tử công nghiệp nâng cao



Hình 9.6: Mạch cộng ãieãn

Nếu chọn $R_{11} = R_{12} = R_{13} = R_1$ thì:

$$V_{OUT} = \frac{R_2}{R_1}(V_{IN1} + V_{IN2} + V_{IN3})$$

Nếu chọn $R_{11} = R_{12} = R_{13} = R_1$ thì : $V_{OUT} = - (V_{IN1} + V_{IN2} + V_{IN3})$


Mạch cộng không đảo (hình 9.7):

Điện áp ra:

$$V_{OUT} = (1 + \frac{R_2}{R_1}) \times (\frac{R_1}{R_{11}} V_{IN1} + \frac{R_1}{R_{12}} V_{IN2})$$

Nếu $R_{11} = R_{12} = R_1 = R_2$ thì:

$$V_{OUT} = V_{IN1} + V_{IN2}$$




Hình 9.7 : Mạch cộng không đảo

Bộ so sánh lý tưởng (hình 9.8):


Khi $V_{IN} > 0$ thì $V_{OUT} = +V_{CC}$

Khi $V_{IN} < 0$ thì $V_{OUT} = -V_{CC}$



Hình 9.8: Mạch so sánh lý tưởng


Mạch điều khiển nhiệt độ, ánh sáng dùng OPAMP:



Hình 9.9: Mạch ãiều khiển nhiệt ão, ánh sáng

Mạch này ứng nguyên lý mạch so sánh dùng OPAMP. Nếu R1 là quang trở thì ta có mạch điều khiển ánh sáng, nếu R1 là nhiệt trở thì ta có mạch điều khiển nhiệt độ.

Mạch điều khiển Ổn áp servo



II – MẠCH CHUYỂN ĐỔI SỐ – TƯƠNG TỰ:

(Digital to Analog Converter – DAC)

1 – Sơ đồ khối:

Trên hình 9.10 trình bày sơ đồ khối mạch DAC.




Hình 9.10: Sơ đồ khối mạch DAC

Mạch DAC để chuyển đổi tín hiệu số thành tín hiệu tương tự, mạch có nhiều đầu vào cho các cửa tín hiệu số; có một đầu ra là điện áp tương tự. Số đầu vào càng nhiều thì chất lượng chuyển đổi DAC càng cao.

Khi ta đưa vào đầu vào của DAC một tổ hợp mã nhị phân thì ở đầu ra sẽ có một điện áp tương ứng, khi giá trị mã nhị phân đầu vào thay đổi thì điện áp ngõ ra cũng thay đổi.

Thí dụ:


Một mạch DAC có 4 ngõ vào thì tổ hợp mã nhị phân ở đầu vào sẽ có 4 bit, như vậy ở ngõ vào sẽ thay đổi trong 16 giá trị từ 0000 đến 1111. Tương ứng với 16 giá trị nhị phân thì ở đầu ra sẽ có 16 giá trị điện áp thí dụ như trong bảng 9.1.



Hình 9.11a: Dạng điện áp ngõ ra sau DAC

Bảng 9.1 : Quan hệ giữa tổ hợp mã nhị phân ngõ vào và điện áp ngõ ra của DAC

Tổ hợp mã nhị	Điện áp ở
---------------	-----------




Hình 9.11b: Tín hiệu tổng tỉ nhiễu sau lọc đầu (nhiễu bao của tín hiệu ra

phân ở ngõ vào	ngõ ra
0000	7 V
0001	6 V
0010	5 V
0011	4 V
0100	3 V
0101	2 V
0110	1 V
0111	0 V
1000	- 1 V
1001	- 2 V
1010	- 3 V
1011	- 4 V
1100	- 5 V
1101	- 6 V
1110	- 7 V
1111	- 8 V

Nếu ta thay đổi liên tục các tổ hợp mã nhị phân ở đầu vào thì điện áp ở đầu ra cũng thay đổi liên tục, nếu ta đưa tín hiệu ở ngõ ra qua một bộ lọc dải thì sẽ thu được tín hiệu tương tự như trong hình 9.11.

2 – Mạch chuyển đổi DAC với các điện trở có trị số khác nhau:

Trong hình 9.12 là sơ đồ nguyên lý của mạch chuyển đổi DAC với các điện trở có trị số khác nhau.



Nguyên lý:

Hình 9.12 : Sơ đồ mạch DAC với cầu chia điện áp và bộ khuếch đại đảo. Xem mã nhị phân 4 bit là b_3 ; b_2 ; b_1 và b_0 . Mạch gồm một OPAMP mắc kiểu khuếch đại đảo, 4 điện trở có trị số tỉ lệ nghịch với trọng số của 4 bit là :

$R_1 = R$ tương ứng với bit b_3 . $R_2 = 2R$ tương ứng với bit b_2 .

$R_3 = 4R$ tương ứng với bit b_1 . $R_4 = 8R$ tương ứng với bit b_0 .

4 công tắc điện tử kiểm soát mỗi bit tương ứng, nếu bit = 1 thì công tắc ở vị trí 1 nối đến điện thế chuẩn V_r ; nếu bit = 0 thì công tắc ở vị trí 0 nối đến mass.

Giả sử mã nhị phân vào là 1000 tức là $b_3 = 1$; $b_2 = b_1 = b_0 = 0$, ở ngõ vào của bộ khuếch đại đảo chỉ có điện trở R_1 được nối với điện thế chuẩn V_r nên có dòng điện

$$I_1 = \frac{V_r}{R_1} = \frac{V_r}{R} \text{ còn } I_2 = I_3 = I_4 = 0.$$

Theo công thức tính điện áp ngõ ra của bộ khuếch đại đảo ta có:

$$V_a = \frac{R_f}{R_1} (V_r) = \frac{R_f}{R} V_r$$

Theo mạch nguyên lý thì $R_f = R$ nên $V_a = V_r = 8 \frac{V_r}{8}$

Khi mã nhị phân vào là 0100 tức là $b_2 = 1$; $b_3 = b_1 = b_0 = 0$, ở ngõ vào của bộ khuếch đại đảo chỉ có điện trở R_2 được nối với điện thế chuẩn V_r nên có dòng điện

$$I_2 = \frac{V_r}{R_2} = \frac{V_r}{2R} \text{ còn } I_1 = I_3 = I_4 = 0.$$

Theo công thức tính điện áp ngõ ra của bộ khuếch đại đảo ta có:

$$V_a = \frac{R_f}{R_2} (V_r) = \frac{R_f}{2R} V_r = \frac{V_r}{2} = 4 \frac{V_r}{8}$$

Khi mã nhị phân vào là 0010 tức là $b_1 = 1$; $b_3 = b_2 = b_0 = 0$, ở ngõ vào của bộ khuếch đại đảo chỉ có điện trở R_3 được nối với điện thế chuẩn V_r nên có dòng điện

$$I_3 = \frac{V_r}{R_3} = \frac{V_r}{4R} \text{ còn } I_1 = I_2 = I_4 = 0.$$

Theo công thức tính điện áp ngõ ra của bộ khuếch đại đảo ta có:

$$V_a = \frac{R_f}{R_3} (V_r) = \frac{R_f}{4R} V_r = \frac{V_r}{2} = 2 \frac{V_r}{8}$$

Khi mã nhị phân vào là 0001 tức là $b_0 = 1$; $b_3 = b_2 = b_1 = 0$, ở ngõ vào của bộ khuếch đại đảo chỉ có điện trở R_4 được nối với điện thế chuẩn V_r nên có dòng điện

$$I_4 = \frac{V_r}{R_4} = \frac{V_r}{8R} \text{ còn } I_1 = I_2 = I_3 = 0.$$

Theo công thức tính điện áp ngõ ra của bộ khuếch đại đảo ta có:


$$V_a = \frac{R_f}{R_4} (V_r) = \frac{R_f}{8R} V_r = \frac{V_r}{8}$$

Qua 4 trường hợp trên ta thấy rằng nếu giữ cố định điện thế chuẩn thì khi tổ hợp mã nhị phân ở đầu vào tăng thì hệ số của điện áp đầu ra tăng theo tỉ lệ, từ đó ta rút ra cho tất cả 16 trạng thái của tổ hợp mã nhị phân đầu vào. Nếu ta thay đổi liên tục giá trị của tổ hợp mã nhị phân ở đầu vào thì ở đầu ra ta có điện thế tương tự.

III – MẠCH CHUYỂN ĐỔI TƯƠNG TỰ – SỐ :

(Analog to Digital Converter – ADC)

1 – Sơ đồ khối:



Mạch ADC dùng để chuyển đổi tín hiệu tương tự thành tín hiệu số, mạch có một ngõ vào tín hiệu tương tự và nhiều ngõ ra là các bit của tín hiệu số. Số bit ra của tín hiệu số càng nhiều thì chất lượng chuyển đổi càng cao.

Để biến tín hiệu hình Sin (tín hiệu tương tự) thành tín hiệu số, người ta quy định: tại các thời điểm cách đều nhau thực hiện đo giá trị điện áp của tín hiệu hình Sin, mỗi lần đo giá trị điện áp gọi là lấy mẫu của tín hiệu hình Sin (hình 9.13). Mỗi mẫu sẽ được chuyển đổi thành một tổ hợp mã nhị phân (tín hiệu số) mối quan hệ giữa điện áp mẫu và tổ hợp mã nhị phân ở đầu ra được thí dụ trong bảng 9.2. Lấy càng nhiều

mẫu trong một chu kỳ hình Sin thì khi tái tạo lại bằng mạch DAC sẽ có tín hiệu tương tự càng giống với tín hiệu gốc .

Bảng 9.2: Thí dụ về quan hệ tổ hợp mã nhị phân ra với điện thế tương tự vào

Điện thế tương tự vào (V_a)	Khoảng điện thế tương tự ứng với mã nhị phân ra	Tổ hợp mã nhị phân ra
0V	-0.5V 0.5V	000
1V	0.5V 1.5 V	001
2V	1.5V 2.5V	010
3V	2.5V 3.5V	011
4V	3.5V 4.5V	100
5V	4.5V 5.5V	101
6V	5.5V 6.5V	110
7V	6.5V 7.5V	111

Qua bảng trên ta thấy ứng với một tổ hợp mã nhị phân ra thì không nhất thiết điện thế V_a vào phải là một số cố định mà nó nằm trong một khoảng nào đó. Thí dụ: để có mã nhị phân ra là 000 thì không nhất thiết V_a phải bằng 0V mà nó có thể thay đổi trong khoảng từ $-0.5V$ đến $0.5v$.

Với ADC có khoảng biến thiên càng nhỏ thì chất lượng chuyển đổi càng cao.


Có hai loại mạch ADC:

Loại đơn cực: điện thế tương tự vào V_a chỉ có các trị số dương (từ 0V trở lên)


Loại lưỡng cực: điện thế tương tự vào V_a có thể có cả trị số âm và trị số dương.

Loại lưỡng cực phức tạp hơn , ta chỉ xét loại đơn cực.


2 – Mạch chuyển đổi ADC dùng điện thế quy chiếu nấc thang lên:



Hình 9.13a: Laáy mẫu tín hiệu hình S



Hình 9.13b: Tín hiệu tổng tối thu ñốc sau khi ñöôïc tái tạo bằng mạch DA



Hình 9.14: Mạch chuyển ñổi ADC

Trong hình 9.14 là sơ đồ nguyên lý của mạch ADC dùng điện thế quy chiếu nấc thang lên.

Mạch điện gồm có:

Mạch so sánh dùng OPAMP nhận điện thế tương tự vào ngõ vào đảo (V_a 0V).

Mạch DAC có điện thế tương tự ra được đưa đến ngõ vào không đảo của mạch so sánh.

Mạch ñếm nhị phân có số bit bằng số bit của mã nhị phân ra.


Ngoài ra còn có một RS – FF; một cổng AND và mạch tạo xung đồng hồ (Ck).

Nguyên lý hoạt ñộng:

Khi có lệnh bắt ñầu (nhấn nút Start) mạch ñếm được xoá (Reset) nên ở ngõ ra DAC có điện thế $V_{DAC} = 0V$.

Mạch so sánh có điện thế ở ngõ vào đảo \ominus lớn hơn điện thế ở ngõ vào không đảo \oplus nên điện thế ngõ ra của mạch so sánh là $V_c = 0V$ (mức logic 0). RS – FF có chân $R=1$ (do tác ñộng của nút Start), chân $S = 0$ nên $\bar{Q} = 1$ và $Q = 0$, cổng AND mở cho xung Ck vào mạch ñếm và mạch ñếm hoạt ñộng theo phương thức ñếm lên.

Khi số ñếm ở ñầu ra bộ ñếm tăng thì điện thế ở ñầu ra của mạch DAC cũng tăng lên từng nấc theo số ñếm, đến một lúc nào đó khi V_{DAC} tăng vừa vượt điện thế tương



Hình 9.15: Giaûn ñoà x

tự vào Va thì mạch so sánh đổi trạng thái làm cho điện thế ngõ ra $V_c = V_{cc}$ (logic 1), lúc này RS – FF có $S = 1$ và $R = 0$ nên $\overline{Q} = 0$ làm cho cổng AND đóng lại không cho xung Ck vào mạch đếm nữa. Số nhị phân đếm được của mạch đếm tại thời điểm đó chính là mã nhị phân tương ứng với điện thế tương tự vào Va. Điện thế tương tự vào càng lớn thì số xung Ck vào bộ đếm phải càng nhiều mới khiến cho mạch so sánh chuyển trạng thái, ngược lại khi điện thế tương tự vào càng nhỏ thì số xung Ck càng ít, như vậy trị số của mã nhị phân ra tỉ lệ với điện thế tương tự Va ở ngõ vào.

Ngõ ra Q (EOC – End Of Convert) của RS – FF được dùng để chỉ báo rằng sự chuyển đổi đã kết thúc.

3 – Giới thiệu vi mạch ADC ICL7106/ICL7107:

ICL7106 và ICL7107 là những vi mạch được chế tạo để làm mạch đo điện áp hiển thị số với khả năng hiển thị $3\frac{1}{2}$ digit (ba số rưỡi). ICL7106 được chế tạo để giao tiếp với màn hiển thị tinh thể lỏng (LCD) còn ICL7107 được chế tạo để giao tiếp với LED 7 đoạn (loại Anod chung).

Bên trong mỗi vi mạch đều có các mạch: chuyển đổi tương tự sang số (ADC); mạch giải mã BCD ra 7 đoạn; mạch lái hiển thị; mạch tạo xung Clock và mạch tạo điện thế chuẩn. Trong hình 9.16 và hình 9.17 là sơ đồ chân và các linh kiện nối bên ngoài của ICL7106 và ICL7107 để tạo thành mạch đo điện áp hiển thị số.


Hình 9.16: Mạch đo điện áp hiển thị số dùng ICL7106

Trị số linh kiện:

$C1 = 0.1 \text{ F}$; $C2 = 0.47 \text{ F}$; $C3 = 0.22 \text{ F}$; $C4 = 100 \text{ PF}$; $C5 = 0.01 \text{ F}$;

$R1 = 24 \text{ K}$; $R2 = 47 \text{ K}$; $R3 = 100 \text{ K}$; $R4 = 1 \text{ K}$ TRIMPOT; $R5 = 1 \text{ M}$

Hình 9.17: Mạch đo điện áp hiển thị số dùng ICL7107



Trị số linh kiện:

$C1 = 0.1 \text{ F}$; $C2 = 0.47 \text{ F}$; $C3 = 0.22 \text{ F}$; $C4 = 100 \text{ PF}$; $C5 = 0.01 \text{ F}$;
 $R1 = 24 \text{ K}$; $R2 = 47 \text{ K}$; $R3 = 100 \text{ K}$; $R4 = 1 \text{ K}$ TRIMPOT; $R5 = 1 \text{ M}$;
 $R6 = 150$.

Chức năng các chân IC :

Chân 1 (V+) : là chân cấp nguồn dương . Đối với ICL7106 chân này được cấp + 9V; Đối với ICL7107 chân này được cấp + 5V.

Chân 26 (V-) : là chân cấp nguồn âm . Đối với ICL7106 chân này được nối với Mass (cực âm của nguồn 9V); Đối với ICL7107 chân này được cấp - 5V.

Các chân 38, 39 và 40 (OSC) : là các chân dùng để nối linh kiện RC bên ngoài để xác định tần số dao động bên trong vi mạch.

Chân 37 (TEST) : được sử dụng như V- cho các cổng đảo . Chân này có khả năng chịu dòng khoảng 1 mA, và điện thế thấp hơn V+ khoảng chừng 5V.

Chân 21: Đối với ICL7106 chân này là chân BP (Back Plane) là ngõ ra cung cấp dây xung vuông cho chân Back Plane của mặt hiển thị tinh thể lỏng (LCD). Điện áp xung ra ở chân BP dao động trong khoảng điện áp giữa chân V+ và chân TEST. Đối với ICL7107 chân này là chân GND được nối với Mass.

Chân 30 và 31: là ngõ vào tín hiệu tương tự đơn cực. Cực dương của tín hiệu tương tự được đưa vào chân 31 (IN HI) và cực âm của tín hiệu tương tự đưa vào chân 30 (IN LO).

Các chân 27; 28 và 29 : dùng để nối linh kiện bên ngoài cho mạch Auto Zero (A - Z) có tác dụng tự động Reset về 0 (hiển thị số 0) khi không có tín hiệu tương tự vào.

Các chân A1 đến G1 : được nối đến các thanh hiển thị của chữ số hàng đơn vị.

Các chân A2 đến G2 : được nối đến các thanh hiển thị của chữ số hàng chục.

Các chân A3 đến G3 : được nối đến các thanh hiển thị của chữ số hàng trăm.

Chân AB4 : để hiển thị số 1 ở hàng nghìn (hàng nghìn chỉ hiển thị được số 1).

Chân 20 (Polarity – POL) : được nối đến dấu gạch ngang để hiển thị cực tính (dấu trừ). Khi tín hiệu tương tự ở đầu vào đặt không đúng cực tính thì sẽ hiển thị dấu trừ.

Điện áp cực đại ở đầu vào:

ICL7106 và ICL7107 có thể chọn hai dải đo là 200mV và 2V (điện áp tương tự vào tối đa là 200mV và 2V tùy theo cách chọn trị số linh kiện như bảng 9.3 .

Bảng 9.3: Giá trị các linh kiện tương ứng với hai dải đo:

Linh kiện	Dải đo 200mV	Dải đo 2V
R1	24 K	1.5 K
R2	47 K	470 K
C2	0.47 F	0.047 F

Lưu ý: Khi thay R1 = 1.5 K sẽ làm rút ngắn tuổi thọ của nguồn pin ở mạch dùng ICL7106.

Trong trường hợp muốn mở rộng thang đo hơn nữa thì ta phải dùng cầu phân thế ở đầu vào.

BÀI 10

MẠCH ĐỊNH THỜI

I – Vi mạch định thời NE555 (hình 10.1):

1 – Các tính năng kỹ thuật cơ bản:

Chân 1: Ground – Nguồn âm.

Chân 2 : Trigger – Ngõ vào xung nảy.


Chân 3: Output – Ngõ ra.

Chân 4: Reset – Hồi phục. Thường được sử dụng để mở rộng tính năng của vi mạch. Bình thường được nối lên cao thế V_{CC} . Nếu chân 4 nối Mass thì sẽ không có xung xuất hiện ở ngõ ra.

Chân 5: Voltage control – Điều khiển điện áp. Dùng để thay đổi thời hằng của vi mạch hay tần số xung nảy ở ngõ ra chân số 3. Bình thường chân này để hở hay nối Mass thông qua một tụ 0,001 F

Chân 6: Threshold – Ngưỡng , thêm. Dùng để nhận biết mức điện áp ở ngõ vào dựa trên hai mức chuẩn là $\frac{1}{3} V_{CC}$ và $\frac{2}{3} V_{CC}$ để điều khiển tín hiệu ở ngõ ra.

Chân 7: Discharge – Xả điện . Đường xả điện cho tụ thông qua mối nối CE của một transistor nằm bên trong vi mạch.



Hình 10.1: Sơ đồ chân vi mạch I

Trung Tâm Dạy Nghề Quận 5

Chân 8: V_{CC} - Nguồn dương .

Nguồn cung cấp: + 5V đến + 15V. Thường sử dụng $V_{CC} = 5V$ - 12V.


Dòng tiêu thụ: 3mA với $V_{CC} = 5V$

8mA với $V_{CC} = 15V$

Dòng tải tối đa cho phép: $I = 200mA$.

Thời hằng đảm bảo từ 2 μs đến 2 giờ.

2 – Sơ đồ khối: (hình 10.2)



Dãy điện trở giống nhau để tạo ra trên ngõ vào đảo (-) của bộ so sánh 1 (SS1) một điện áp bằng $\frac{2}{3} V_{CC}$ và ra trên ngõ vào không đảo (+) của bộ so sánh 2 (SS2) một điện áp bằng $\frac{1}{3} V_{CC}$. Trên ngõ ra của hai bộ so sánh chỉ có hai mức:

Khi $V_{in}^+ > V_{in}^-$ thì ngõ ra có mức 1.

Khi $V_{in}^+ < V_{in}^-$ thì ngõ ra có mức 0.

Bộ SS1 dùng để so sánh $\frac{2}{3} V_{CC}$ với điện áp trên chân số 6 (Threshold), ngõ ra của nó để điều khiển chân R của RS FF.

Bộ SS2 dùng để so sánh $\frac{1}{3} V_{CC}$ với điện áp trên chân số 2 (Trigger), ngõ ra của nó để điều khiển chân S của RS FF.

Khối output: tăng dòng cung cấp cho ngõ ra.


Transistor Q2 được dẫn bão hòa khi $\overline{Q} = 1$ và khi đó chân 7 được nối mass.

Cực E transistor Q1 được nối với khối Vreference : là khối tạo điện áp chuẩn thường dùng diode ổn áp. Nếu chân 4 có mức cao thì Q1 ngưng dẫn nên Q2 chịu sự điều khiển của \overline{Q} . Nếu chân 4 có mức thấp thì Q1 bão hòa nên có dòng điện từ khối $V_{reference}$ qua Q1 đổ vào cực B/Q2 làm cho Q2 luôn bão hòa nên ngõ ra (chân 3) luôn ở mức thấp (RESET) .

3 – Ứng dụng của IC NE555:

Mạch dao động (astable):

Mạch dao động có dạng như hình 10.3 dùng để tạo dãy xung vuông.



Hình 10.3: Mạch dao ãoãng ãuãng ãuãng NE 555

Chân 4 của IC nối lên V_{CC} nên Q1 ngưng dẫn nên không tác động đến mạch.

Khi mới cấp điện, tụ C chưa được nạp nên điện áp trên tụ bằng 0 ($U_C = 0V$), ngõ ra của SS2 có mức 1 vì $V_{in}^+ > V_{in}$ và ngõ ra của SS1 có mức 0 vì $V_{in}^+ < V_{in}$ do đó RS FF có $R = 0$ và $S = 1$ nên ngõ ra \overline{Q} của RS FF có mức 0. Mức 0 từ \overline{Q} qua khối Output được đảo thành mức 1 nên ngõ ra (chân 3) của vi mạch đang ở mức 1 (xấp xỉ bằng V_{CC}).

Ngõ ra \overline{Q} của RS FF có mức 0 làm cho Q2 ngưng dẫn nên tụ C được nạp điện với điện áp nguồn thông qua hai điện trở R_A và R_B .

Khi điện áp nạp vào tụ C còn nhỏ hơn $\frac{1}{3} V_{CC}$ thì ngõ ra (chân 3) của vi mạch vẫn được duy trì mức logic 1.

Khi điện áp trên tụ C tăng lên đến mức $\frac{1}{3} V_{CC}$ ($V_C = \frac{1}{3} V_{CC}$) thì ngõ ra của SS2 chuyển từ mức 1 xuống mức 0 vì $V_{in}^+ < V_{in}$, ngõ ra của SS1 vẫn duy trì mức 0. RS FF có $R = 0$ và $S = 0$ nên ngõ ra \overline{Q} của RS FF không thay đổi trạng thái tức vẫn có mức 0 do đó ngõ ra (chân 3) của vi mạch vẫn duy trì ở mức cao bằng V_{CC} .

Khi điện áp trên tụ C tăng lên đến mức $\frac{2}{3} V_{CC}$ ($V_C = \frac{2}{3} V_{CC}$) thì ngõ ra của SS1 chuyển từ mức 0 lên mức 1 vì $V_{in}^+ > V_{in}$, ngõ ra của SS2 vẫn duy trì mức 0. RS FF có $R = 1$ và $S = 0$ nên ngõ ra \overline{Q} của RS FF đổi trạng thái từ 0 lên 1. Mức 1 từ \overline{Q} qua khối Output được đảo thành mức 0 nên ngõ ra (chân 3) của vi mạch lập tức đổi trạng thái thành mức 0 (xấp xỉ 0V).

Ngõ ra \overline{Q} của RS FF có mức 1 làm cho Q2 dẫn bão hòa nên tụ C xả điện thông qua điện trở R_B , qua chân 7, qua Q2 xuống mass. Điện áp trên tụ C giảm dần.

Khi điện áp trên tụ C giảm xuống nhỏ hơn $\frac{2}{3} V_{CC}$ ($V_C = \frac{2}{3} V_{CC}$) thì ngõ ra của SS1 chuyển từ mức 1 xuống mức 0 vì $V_{in}^+ < V_{in}$, ngõ ra của SS2 vẫn duy trì mức 0. RS FF có $R = 0$ và $S = 0$ nên ngõ ra \overline{Q} của RS FF không thay đổi trạng thái tức vẫn có mức 0 do đó ngõ ra (chân 3) của vi mạch vẫn duy trì ở mức 0.

Khi điện áp trên tụ C giảm xuống đến mức $\frac{1}{3} V_{CC}$ ($V_C = \frac{1}{3} V_{CC}$) thì ngõ ra của SS2 chuyển từ mức 0 lên mức 1 vì $V_{in}^+ > V_{in}$, ngõ ra của SS1 vẫn duy trì mức 0. RS FF có $R = 0$ và $S = 1$ nên ngõ ra \overline{Q} của RS FF đổi trạng thái từ 1 xuống 0. Mức 0 từ \overline{Q} qua khối Output được đảo thành mức 1 nên ngõ ra (chân 3) của vi mạch lập tức đổi trạng thái thành mức 1.

Ngõ ra \overline{Q} của RS FF có mức 0 làm cho Q2 ngưng dẫn nên tụ C được nạp điện với điện áp nguồn thông qua hai điện trở R_A và R_B .


Quá trình cứ thế tiếp tục lặp đi lặp lại, tụ C được nạp xả luân phiên, điện áp trên tụ thay đổi trong khoảng $\frac{1}{3} V_{CC}$ đến $\frac{2}{3} V_{CC}$. Và ngõ ra (chân 3) cũng thay đổi luân phiên, khi tụ C nạp thì ngõ ra có mức cao, khi tụ C xả thì ngõ ra có mức thấp. Tại ngõ ra (chân 3) của vi mạch ta nhận được một dãy xung vuông biến đổi trong hai giá trị 0V và V_{CC} .

Thời gian ngõ ra ở mức cao (T_H) được tính theo công thức: $T_H = 0,7 \cdot (R_A + R_B) \cdot C$ (s)

Thời gian ngõ ra ở mức thấp (T_L) được tính theo công thức: $T_L = 0,7 \cdot R_B \cdot C$ (s)

Chu kỳ của một xung ra là: $T = T_H + T_L$

Mạch đơn ổn (Monostable): (hình 10.4)



Hình 10.4: Mạch n̄n oản dương NE 555

Đặc điểm của mạch đơn ổn là khi có một xung âm tác động vào chân số 2 của NE555 thì ngõ ra sẽ xuất hiện một xung dương. Xung dương này sẽ tồn tại trong một khoảng thời gian được xác định bởi giá trị của điện trở R_A , R_B và tụ C .

Sau thời gian tồn tại xung dương thì mạch sẽ trở về trạng thái ban đầu, ngõ ra lại trở về mức thấp.

Khi chưa nhấn khoá K thì điện thế tại chân 2 ở mức V_{CC} nên ngõ ra của SS2 có mức 0 vì $V_{in}^+ < V_{in}^-$.

Giả sử khi cấp nguồn cho mạch thì RS FF đang ở trạng thái $Q = 0$ và $\bar{Q} = 1$.

Ngõ ra \bar{Q} của RS FF có mức 1 làm cho Q2 dẫn bão hòa nên chân 7 của IC được nối mass. Điện áp ban đầu trên tụ C bằng 0 ($V_C = 0V$) nên điện áp chân 6 bằng 0.

Ở SS1, do ngõ vào không đảo bằng 0V (chân 6) còn ở ngõ vào đảo là $\frac{2}{3}V_{CC}$ nên đầu ra SS1 có mức 0. Ở SS2, ngõ vào không đảo có $\frac{1}{3}V_{CC}$ còn ngõ vào đảo có mức 1 nên ngõ ra của SS1 có mức 0

Ta thấy rằng RS FF có $R = 0$ và $S = 0$ nên ngõ ra không thay đổi trạng thái nên ngõ ra \bar{Q} duy trì mức 1 và ngõ ra IC (chân 3) được duy trì ở mức 0.

Khi nhấn khoá K (nhấn rồi nhả ngay) sẽ làm điện áp chân 2 giảm xuống 0V làm cho ngõ ra của SS2 nhảy lên mức 1 (do ngõ vào đảo có điện thế nhỏ hơn ngõ vào không đảo). Khi ngõ ra của SS2 ở mức 1 tức là chân S của RS FF cũng ở mức 1 nên ngõ ra \bar{Q} nhảy xuống mức 0 làm cho ngõ ra IC (chân 3) nhảy lên mức 1.


$\bar{Q} = 0$ làm cho Q2 ngưng dẫn và tụ C được nạp theo đường từ V_{CC} qua R_A , R_B , qua tụ C xuống mass. Điện áp V_C trên tụ C tăng dần, khi điện áp trên tụ tăng đến mức $\frac{2}{3}V_{CC}$ thì ngõ ra SS1 nhảy lên mức 1 tức chân R của RS FF có mức 1 làm cho \bar{Q} nhảy lên mức 1 và ngõ ra (chân 3) chuyển sang mức thấp, đồng thời Q2 lại bão hòa, tụ C xả điện qua R_B , qua chân 7, qua transistor Q2, qua mass về cực âm của tụ. Điện áp trên tụ C giảm dần nên điện áp tại chân 6 cũng giảm dần đến 0V thì SS1 đổi trạng thái, ngõ ra SS1 từ mức 1 trở về mức 0.

Ở SS2, khi ta nhả khoá K thì lập tức ngõ vào đảo trở về mức V_{CC} nên ngõ ra trở về mức 0 ngay.


Như vậy ở đầu ra RS FF lại có $\bar{Q} = 1$ giống như trạng thái khi chưa tác động xung âm vào chân 2. Vì mạch sẽ giữ nguyên trạng thái này ($V_{OUT} = 0V$) cho đến khi có một xung âm tiếp theo tác động vào chân số 2 (nhấn khoá K tiếp theo).

Thời gian tồn tại xung dương (thời gian bất ổn) ở ngõ ra là: $T = 1,1 \cdot (R_A + R_B) \cdot C$



Mạch trì hoãn thời gian:




Mạch trì hoãn có thời gian dài ghép nhiều NE555:



Mạch trì hoãn có thời gian dài ghép NE555 kết hợp với bộ đếm:



II – Giới thiệu vi mạch định thời 556 và 558:



Vi mạch định thời 556 gồm có hai vi mạch 555 đóng chung một vỏ, chia làm hai hàng chân với đầy đủ các chân chức năng như vi mạch 555, ta có thể sử dụng như hai vi mạch 555 riêng rẽ.

Vi mạch định thời 558 gồm có 4 vi mạch 555 đóng chung một vỏ, chân RESET và chân Voltage control là chân chung, ngoài ra, vi mạch có 4 chân timing tương đương với chân Discharge và chân Threshold của vi mạch 555 nối chung với nhau do đó vi mạch này chỉ có thể sử dụng để ráp mạch đơn ổn (Monostable).


BÀI 11 CẢM BIẾN

I – CẢM BIẾN QUANG:


1 – Quang trở: (Photoresistor)

Ký hiệu của quang trở được trình bày trong hình 11.1

Quang trở thường được chế tạo từ chất Cadmium Sunfid nên trên ký hiệu thường ghi chữ Cds. Quang trở có trị số tùy thuộc vào cường độ ánh sáng chiếu vào nó. Cường độ ánh sáng chiếu vào nó càng mạnh thì trị số điện trở của nó càng giảm và ngược lại.




Ký hiệu



Hình 11.1: Ký hiệu và hình dạng của quang trở

Khi bị che tối, giá trị điện trở của quang trở khoảng vài trăm K đến vài M. Khi được chiếu sáng, giá trị điện trở của quang trở khoảng vài trăm đến vài K.

Để quang trở hoạt động cần có một nguồn điện (hình 11.2). Khi bị chiếu sáng, điện trở R_D của quang trở giảm đi một lượng R . Dòng điện trong mạch tăng lên và điện áp U_L trên R_L cũng tăng lên theo công thức:



Hình 11.2


$$U_s = U_{Batt} \frac{R_L}{R_D + R_L + R}$$

Quang trở thường được ứng dụng trong các mạch điều khiển bằng ánh sáng, máy đo ánh sáng v.v...


2 – Quang Diode: (Photodiode)

Quang Diode (còn gọi là Diode thu quang) có cấu tạo và hình dạng tương tự như LED thường, có vỏ bọc cách điện bằng thủy tinh hoặc nhựa trong suốt (hình 11.3) để nhận ánh sáng bên ngoài chiếu vào mối nối P - N.

Khi được phân cực nghịch, nếu có ánh sáng chiếu vào mặt tiếp xúc sẽ phát sinh dòng điện ngược qua Diode (điện trở ngược của Diode giảm xuống). Khi ánh sáng chiếu vào càng mạnh thì cường độ dòng điện ngược càng lớn (điện trở ngược của diode càng giảm) . Do đó khi sử dụng người ta phải phân cực nghịch cho quang diode (hình 11.4). Khi bị chiếu sáng, điện trở ngược R_D của quang Diode giảm đi một lượng R .



Hình 11.3: Quang Diode



Dòng điện trong mạch tăng lên và điện áp U_L trên R_L cũng tăng lên theo công thức:

$$U_s = U_{Batt} \frac{R_L}{R_D + R_L + R}$$

Người ta chế tạo ra nhiều loại Diode quang có độ nhạy cao (điện trở khi được chiếu sáng nhỏ hơn nhiều so với khi bị che tối) với các loại ánh sáng khác nhau. Nếu Diode quang nhạy với tia hồng ngoại thì còn gọi là LED thu hồng ngoại. Trong thực tế ta thường gặp loại này.


LED thu hồng ngoại có dạng giống như LED thông thường có vỏ bằng nhựa màu đen nhưng trị số điện trở thuận và điện trở ngược khác với LED thường :

- Khi bị che tối : điện trở ngược lớn vô cùng, điện trở thuận khoảng vài trăm K trở lên.
- Khi có tia hồng ngoại chiếu vào : điện trở ngược khoảng 10 K đến 100 K , điện trở thuận khoảng vài trăm ohm ().

Diode quang thường được ứng dụng trong các mạch điều khiển bằng ánh sáng như mạch bảo vệ, đếm sản phẩm, phân loại sản phẩm , máy đo ánh sáng v.v...

3 – Quang transistor (Photo transistor):

Ký hiệu:




Hình dạng:



Quang transistor phổ biến là loại NPN. Thường chỉ có hai chân E và C, tuy nhiên đôi khi vẫn gặp loại có đủ ba chân E; B và C, cực B thường bỏ trống.

Trung Tâm Dạy Nghề Quận 5

Khi sử dụng, quang transistor thường được mắc theo sơ đồ hình 11.5. Khi bị che tối: quang transistor ngưng dẫn nên điện thế ra Vout có trị số bằng nguồn +V. Khi có ánh sáng chiếu vào thì transistor dẫn điện nên có dòng điện I chạy qua quang transistor gây sụt áp trên điện trở R làm cho điện thế ra Vout giảm xuống, cường độ ánh sáng chiếu vào càng lớn thì quang transistor dẫn điện càng mạnh nên Vout giảm càng mạnh.




Hình 11.5 : Phân cho quang transis

Qua trên ta thấy nguyên lý của quang transistor cũng tương tự như quang diod nhưng do có khả năng khuếch đại nên quang transistor nhạy hơn quang diod.

4 – Quang nối (Opto coupler):

Quang nối dùng để cách điện giữa những mạch điện có sự khác biệt về điện thế khá lớn. Ngoài ra nó còn được dùng để tránh các vòng đất (ground circuit) gây nhiễu trong mạch điện.



Hình 11.6 : Kỳu hieâu quang

Cơ chế hoạt động :

Thông thường bộ quang nối gồm một diod phát ra tia hồng ngoại và một quang transistor (hình 11.6). Khi được phân cực thuận, diod phát ra bức xạ hồng ngoại, năng lượng bức xạ này được chiếu lên trên mặt của quang transistor qua môi trường dẫn quang. Quang nối có thể làm việc với dòng điện một chiều hay với tín hiệu điện có tần số khá cao.

Đặc biệt với thể tích nhỏ, quang nối tỏ ra ưu việt hơn so với biến thế.

Quang nối có thể có 3 loại là: quang nối với quang transistor ; quang nối với quang SCR và quang nối với quang Triac.

Một số sơ đồ chân của thông dụng của quang nối được trình bày trong hình 11.7.


Cách kiểm tra :

Xác định chân Anod và Katod của diod.

Kẹp que đo của ohm kế vào chân C và E của quang transistor sẽ thấy điện trở vô cùng lớn, khi dùng nguồn pin phân cực thuận cho diod thì điện trở giảm xuống là quang nối còn tốt và chân được nối đến que đo màu đen của ohm kế là cực C , chân còn lại là cực E của quang transistor. Nếu phân cực thuận cho diod mà ohm kế chỉ vô cùng thì ta đảo đầu que đo để xác định cực C và E của quang transistor. Nếu đảo đầu que đo mà chỉ số vẫn vô cùng thì ta tìm một quang nối đã hỏng.

Kiểm tra theo nguyên lý tương tự với quang nối SCR và Triac.

5 – Reel Sensor:




Hình 11.7 Sơ đồ chân một số loại quang nối

Cấu tạo của reel sensor gồm có một diod phát hồng ngoại và một quang transistor đặt trên một đế bằng chất dẻo có 4 chân đưa ra ngoài (hình 11.8).

Mặt trên của reel sensor được làm bằng vật liệu trong suốt để dẫn ánh sáng. Giữa diod phát hồng ngoại và quang transistor được ngăn cách bởi một vách ngăn để không cho tia hồng ngoại đi truyền thẳng qua quang transistor . Khi sử dụng thì người ta đặt một vật phản xạ phía trên reel sensor , tia hồng ngoại từ diod tới vật phản xạ sẽ được phản xạ tới quang transistor .

Như vậy, ta có thể sử dụng reel sensor như một diod phát hồng ngoại hoặc quang transistor riêng rẽ, và ta cũng có thể sử dụng reel sensor như một quang nối bằng cách đặt trước nó một gương phản xạ.



hình 11.8: Cấu tạo reel s

II – CÁC LOẠI CẢM BIẾN HIỆN ĐẠI DÙNG TRONG CÔNG NGHIỆP:

Các loại cảm biến dùng trong công nghiệp thường có 3 đầu dây ra với màu dây được quốc tế hoá:


Dây màu nâu (Brown – BN): cấp nguồn dương .

Dây màu đen (Black – BK): ngõ ra của tín hiệu.

Dây màu xanh dương (Blue – BU): cấp nguồn âm.

1 – Bộ cảm biến từ:

Ký hiệu:



Đặc điểm:

Điện áp định mức: 10V – 30V DC .

Tần số: 800Hz.

Dòng điện ngõ ra: 400mA.


Khoảng cách tác động: Tùy từng loại cảm biến mà có các khoảng cách tác động 2mm; 4mm; 8mm; 10mm... đến 18mm

Đa số cảm biến từ có thể tác động khi đưa một vật bằng kim loại đến gần, một số ít chỉ tác động khi mang vật có từ tính đến gần.

Khi tải ở ngõ ra của cảm biến là relay thì relay sử dụng điện áp nào thì cung cấp nguồn cho cảm biến mức điện áp đó (thí dụ: nếu cuộn dây relay là 12V thì cung cấp điện áp cho cảm biến là 12 V).

2 – Bộ cảm biến điện dung:

Ký hiệu:



Đặc điểm:

Điện áp định mức: 10V – 30V DC .

Tần số: 100Hz.


Dòng điện ngõ ra: 200mA.

Khoảng cách tác động: Tùy từng loại cảm biến mà có các khoảng cách tác động 2mm; 4mm; 8mm; 10mm... đến 18mm.

Vật tác động: kim loại, chất lỏng.

3 – Cảm biến quang:

Ký hiệu:



Đặc điểm:

Điện áp định mức: 10V – 30V DC .

Tần số: 200Hz.

Dòng điện ngõ ra: 400mA.


Khoảng cách tác động:

Loại phản xạ: 50mm đến 600mm

Loại thu phát riêng kiểu che chắn: 20cm đến 20m.

4 – Bộ cảm biến phát xung theo góc quay:

Hình dạng:



Đặc điểm:


Bộ cảm biến phát xung theo góc quay có khả năng phát ra xung khi trục của cảm biến quay. Để đánh giá chất lượng của cảm biến người ta căn cứ vào số xung phát ra trong một vòng quay của trục cảm biến, số xung phát ra trong một vòng quay càng lớn thì chất lượng của cảm biến càng cao. Hiện nay có các loại cảm biến phát ra 360 xung trong một vòng (khi trục cảm biến quay 1° thì ở ngõ ra của cảm biến phát ra một xung) đến 6000 xung trong một vòng quay.

Người ta thường ứng dụng cảm biến phát xung theo góc quay để điều khiển cánh tay máy, điều khiển bàn khoan tự động, đếm số vòng quay của động cơ v.v...

PHỤ LỤC FLIP – FLOP

Để tạo thành 1 thiết bị số hoàn chỉnh, bao giờ cũng cần phải có các mạch đếm, các thanh ghi, bộ nhớ... mà một phần tử cơ bản để tạo thành chúng là flip – flop (F – F).

Mạch flip – flop (viết tắt là FF) là một phần tử thường có hai đầu ra và nhiều đầu vào. Trong đó hai đầu ra bao giờ cũng ở trạng thái đảo của nhau (khi $Q = 0$ thì $\bar{Q} = 1$ và ngược lại).



Các đầu vào sẽ điều khiển trạng thái logic của các đầu ra Q và \bar{Q} . Nhưng trạng thái logic của các đầu ra Q và \bar{Q} không chỉ phụ thuộc vào trạng thái logic của các đầu vào mà còn phụ thuộc vào trạng thái logic trước đó của Q và \bar{Q} . Nghĩa là cùng với một điều kiện logic của các đầu vào, các đầu ra có thể đổi hay không thay đổi trạng thái, tùy theo trước khi có kích thích nó đang ở trạng thái nào. Đây là đặc điểm làm FF khác các cổng logic. Lưu ý là Q và \bar{Q} chỉ có thể có hai trạng thái là 0 và 1 hay thấp và cao.


I – Hoạt động của mạch Flip – Flop:

Mỗi flip – flop gồm có 2 phần chính: **phần FF cơ bản** và **phần điều khiển**.

1 – Phần FF cơ bản:

FF cơ bản thường gồm 2 mạch điện tử giống nhau. Mỗi mạch có đặc tính của cổng NOT và được nối với nhau để tạo thành 1 mạch kín, nghĩa là tạo nên mạch có hồi tiếp (hình 1).

Giả sử đầu ra của mạch 1 ở mức cao ($Q = 1$), như vậy đầu vào của mạch 2 cũng có mức cao và do đó đầu ra của mạch 2 phải ở mức thấp ($\bar{Q} = 0$). Trạng thái này thỏa mãn một cách chính xác trạng thái đầu vào của mạch 1 là mức thấp. Như vậy, mạch ở trạng thái ổn định (trạng thái bền vững). Lập luận tương tự ta thấy khi $Q = 0$ thì $\bar{Q} = 1$.



Hình 1: Mạch FF cơ bản


Như vậy, mạch FF có 2 trạng thái ổn định. Nếu ta không thay đổi gì ở mạch thì mạch sẽ giữ nguyên trạng thái như vậy. Tình trạng này trong thực tế không tồn tại vì 2 lý do:

- ❖ Ta không biết trước được khi cung cấp nguồn cho mạch thì mạch sẽ ở trạng thái nào ($Q = 0$ hay $Q = 1$).
- ❖ Ta lại muốn kiểm soát được trạng thái của mạch và làm trạng thái của mạch thay đổi theo ý muốn. Để được như vậy cần phải có thêm mạch điều khiển.

2 – Phần điều khiển FF:

Phần điều khiển có 2 loại: điều khiển trực tiếp và điều khiển đồng bộ (hình 2).

Các đầu vào điều khiển trực tiếp thường đưa tín hiệu điều khiển trực tiếp vào hai mạch điện thành phần của FF. Chúng dùng để xác định trực tiếp trạng thái của Q hoặc bắt Q phải ở một trong hai trạng thái 0



Hình 2: Sơ đồ khối mạch ngoài điều khiển FF cơ bản

Trung Tâm Dạy Nghề Quận 5

hoặc 1. Khi 1 trong các đầu vào điều khiển trực tiếp đang hoạt động thì Q không tuân theo sự điều khiển của các đầu vào điều khiển đồng bộ.

Hai đầu vào điều khiển trực tiếp thường có tên là Set (hay Preset) và Reset (hay Clear).

Đầu vào Set khi được kích thích luôn đưa Q đến mức 1, còn đầu vào Reset luôn đưa Q về mức 0.

Các đầu vào điều khiển đồng bộ điều khiển FF cơ bản qua trung gian là 1 mạch điều khiển đồng bộ dưới sự kiểm soát của xung nhịp (Clock Pulse – CP) được đưa vào một đầu riêng. Các đầu ra Q và \bar{Q} chịu sự điều khiển của các mức logic ở các đầu vào điều khiển đồng bộ khi có xung nhịp. Khi không có xung nhịp, các đầu vào có thể thay đổi trạng thái mà không làm ảnh hưởng đến trạng thái của Q và \bar{Q} . Các đầu vào điều khiển đồng bộ thường có tên khác nhau và đó chính là tên của FF. Đầu vào xung nhịp được ký hiệu là CP hoặc T (Trigger).

II – Các phương pháp kích thích FF:


Các đầu vào điều khiển cần phải được kích thích một cách hợp lý thì FF mới thay đổi trạng thái.

❖ Đối với các đầu vào điều khiển trực tiếp, ký hiệu là S_D và R_D thì đầu ra Q và \bar{Q} thường chịu ảnh hưởng của mức điện thế ở các đầu vào này. Chẳng hạn, khi $S_D = 1$ thì $Q = 1$ và bị giữ ở trạng thái này chừng nào mà S_D còn ở mức cao. Vì vậy, để FF có thể hoạt động liên tục thì tín hiệu kích thích đưa vào S_D và R_D thường phải dưới dạng xung mà điện thế chỉ lên cao trong một thời gian ngắn đủ để thay đổi trạng thái của Q và \bar{Q} .

❖ Đối với các đầu vào đồng bộ, các điện thế kích thích phải được hiện diện ở đầu vào cùng lúc với khi có xung nhịp, vì chỉ khi đó FF mới thay đổi trạng thái. Sau khi tắt xung nhịp, điện thế kích thích có thể thay đổi tùy ý.

Đáp ứng của FF đối với các xung đưa vào cũng có nhiều hình thức khác nhau:

❖ Có loại FF chỉ thay đổi khi mức điện thế của xung đang thay đổi. Ta nói FF được kích thích bằng sườn xung. Đối với loại này người ta còn phân biệt: FF được kích thích bằng sườn trước (mức điện thế chuyển từ thấp lên cao) và FF được kích thích bằng sườn sau (mức điện thế chuyển từ cao xuống thấp).



Hình dạng xung kích thích FF

Ở các loại FF này, trị số tuyệt đối của điện thế thường không quan trọng mà FF có chạy hay không phụ thuộc vào độ dốc của sườn xung (sườn xung càng dốc càng tốt. Trong trường hợp này, độ rộng của xung cũng không ảnh hưởng đến FF

❖ Có loại FF thay đổi trạng thái theo mức điện thế của xung kích thích. Chẳng hạn, mạch chỉ nhận kích thích và chạy khi xung kích ở trạng thái cao. Đối với FF loại


này, trị số tuyệt đối của các mức điện thế ở mức cao hay mức thấp rất quan trọng, còn độ dốc của sườn xung lại không ảnh hưởng.

❖ Người ta cũng chế tạo loại FF mà trong đó mạch điều khiển đồng bộ nhận tín hiệu từ đầu vào điều khiển khi xung nhịp lên cao, sau đó truyền tín hiệu kích thích đó qua FF cơ bản khi xung nhịp xuống thấp.

Tùy theo phương pháp chế tạo mà mỗi FF có yêu cầu khác nhau về tín hiệu kích thích tại các đầu vào điều khiển, nhưng thường tuân theo những quy ước và ký hiệu sau:

Các đầu vào điều khiển nào gây ảnh hưởng trên FF với mức điện thế cao hay bằng sườn trước (thấp lên cao) của xung điều khiển thì được biểu diễn bằng một nét đơn nối vào FF.

Các đầu vào điều khiển nào gây ảnh hưởng trên FF với mức điện thế thấp hay bằng sườn sau (cao xuống thấp) của xung điều khiển thì được biểu diễn bằng một nét đơn nối vào FF qua một vòng tròn nhỏ.



Hình 3: Quy ước ký hiệu nối với mức điện thế của ngõang FF

Hình 3a, FF được điều khiển bằng sườn trước hay mức cao của xung nhịp, các đầu vào điều khiển đồng bộ ở mức điện thế cao.

Hình 3b, FF được điều khiển bằng sườn sau hay mức thấp của xung nhịp, các đầu vào điều khiển đồng bộ vẫn ở mức điện thế cao. Các đầu vào SD và RD khi sử dụng phải ở mức điện thế thấp thì mới làm Q thay đổi trạng thái, còn nếu chúng ở mức cao hay bỏ ngõ thì không có ảnh hưởng đến FF.


III – Các loại FF:

FF thường được gọi tên theo các đầu vào điều khiển. Có một số loại FF chính là: RS FF, RST FF, JK FF, T FF, D FF...


1 – RS Flip – Flop:

a) RS FF cơ bản:

RS FF là loại FF đơn giản nhất, chỉ có 2 đầu vào điều khiển trực tiếp S (Set – đặt) và R (Reset - xóa). Mạch không có đầu vào điều khiển đồng bộ và đầu vào xung nhịp (hình 4).



Hình 4a: RS FF tích cực
vào logic đồng



Hình 4b: RS FF tích cực
vào logic âm

Hình 4: RS FF

Trường hợp a: phải dùng xung dương kích thích cho các đầu vào R và S, còn trường hợp b phải dùng xung âm kích thích cho R và S. Sau đây là bảng sự thật cho hai trường hợp.

S	R	Q	\bar{Q}
0	0	Không đổi	
0	1	0	1
1	0	1	0
1	1	Cấm	

Trường hợp a

S	R	Q	\bar{Q}
0	0	Không đổi	
0	1	0	1
1	0	1	0
1	1	Cấm	

Trường hợp b

Qua hai trường hợp trên ta thấy : mức logic khác nhau nhưng có kết quả bằng sự thật là như nhau. Qua bảng sự thật ta rút ra kết luận:

S luôn đưa Q về 1 (và \bar{Q} về 0).

S luôn đưa Q về 0 (và \bar{Q} về 1).

Các biến thể của RS FF:

❖ Flip Flop R:

Là một dạng biến thể của RS FF trong đó ứng với tổ hợp cấm R = S = 1 thì đầu ra Q có mức logic 0 ($\bar{Q} = 1$).

❖ Flip Flop S:

Là dạng biến thể của RS FF trong đó ứng với tổ hợp cấm R = S = 1 thì đầu ra Q có mức logic 1 ($\bar{Q} = 0$).

❖ Flip Flop F:

Là dạng biến thể của RS FF trong đó ứng với tổ hợp cấm R = S = 1 thì đầu ra Q và \bar{Q} của FF giữ nguyên trạng thái trước đó.


S	R	Q	\bar{Q}
0	0	Không ổn định	
0	1	0	1
1	0	1	0
1	1	0	1

S	R	Q	\bar{Q}
0	0	Không ổn định	
0	1	0	1
1	0	1	0
1	1	1	0

S	R	Q	\bar{Q}
0	0	Không ổn định	
0	1	0	1
1	0	1	0
1	1	Không ổn định	

b) RST Flip Flop:

RST Flip Flop còn được gọi là RS FF nhịp (Clocked RS) và có ký hiệu như hình 5.



Mạch vẫn có các đầu vào điều khiển trực tiếp nhưng bây giờ được ký hiệu là S_D và R_D để phân biệt với các đầu vào đồng bộ S và R . Đầu vào xung nhịp ký hiệu là C_P hay T .

Trong trường hợp FF có nhiều đầu vào S và R , những đầu vào này liên lạc với nhau qua cổng AND nên có sự điều khiển hỗ tương.


Q thay đổi trạng thái ở sườn sau hay mức điện áp thấp của xung nhịp. Các đầu vào S_D và R_D hoạt động giống như đầu vào S và R của RS FF. Còn các đầu vào S và D hoạt động theo bảng chân lý bên.

S	R	Q	\bar{Q}
0	0	Không đổi	
0	1	0	1
1	0	1	0
1	1	Cấm	

Đối với trường hợp khi cả S và R đều ở mức 0, các đầu ra Q và \bar{Q} không thay đổi trạng thái nhưng lúc đó các đầu vào kích thích trực tiếp S_D và R_D vẫn có thể tác động được FF.


Điện thế kích thích tại S và R phải có sẵn trước khi có xung nhịp, sau khi tắt xung nhịp thì có thể thay đổi. Q và \bar{Q} chỉ chịu sự điều khiển của S và R khi có xung nhịp.

Cần lưu ý là ở đây FF được tác động bằng sườn sau của xung nhịp. Nếu FF được tác động bằng mức điện thế thì xung nhịp phải giảm xuống tới một giới hạn nào đó mới có thể làm Q thay đổi trạng thái.



c) JK Flip Flop:

JK Flip Flop là loại FF vạn năng có rất nhiều ứng dụng trong kỹ thuật số. Trong FF này, ngoài 2 đầu vào kích thích trực tiếp S_D và R_D còn có 2 hay nhiều đầu vào điều khiển đồng bộ J và K , ngoài ra còn có đầu vào xung nhịp C_P .



Hình 6: JK FF

JK flip flop có khả năng hoạt động rộng hơn RS FF và RST FF vì:

- ❖ Vẫn điều khiển trực tiếp được qua S_D và R_D .
- ❖ Các đầu vào J và K có đặc tính như S và R.
- ❖ Khi $J = K = 1$ (mức điện thế cao) thì trạng thái của ngõ ra giống như T FF (Q vẫn được xác định) trong khi đối với RST FF thì trạng thái này bị cấm.


Một số vi mạch (IC) JK FF:

- ❖ 7470: Được tác động bằng cạnh lên của xung nhịp, với preset và xóa, có cổng AND ở ngõ vào (hình 7).

Bảng sự thật

Ngõ vào					Ngõ ra	
PR	CL	CK	J	K	Q	\bar{Q}
0	1	X	X	X	1	0
1	0	X	X	X	0	1
0	0	X	X	X	Bất ổn	
1	1		0	0	Không đổi	
1	1		1	0	1	0
1	1		0	1	0	1
1	1		1	1	Đảo lại	
1	1	0	X	X	Không đổi	

với xóa, 7473 được tác động bằng mức cao của xung nhịp, 74LS73 được tác động bằng cạnh xuống của xung nhịp (hình 8).



Hình 8: Sơ đồ chân IC 7473/74LS73/74HC73


Bảng sự thật của IC 7473

Ngõ vào				Ngõ ra	
CL	CK	J	K	Q	\bar{Q}
0	X	X	X	0	1
1		0	0	Không ổn	
1		1	0	không đổi	
1		0	1	1	0
1		1	1	0	1

Bảng sự thật của IC 74LS73/74HC73

Ngõ vào				Ngõ ra	
CL	CK	J	K	Q	\bar{Q}
0	X	X	X	0	1
1		0	0	Không đổi	
1		1	0	1	0
1		0	1	0	1
1		1	1	Đảo lại	
1	1	X	X	Không đổi	

❖ 74376: Bốn JK FF với chân xóa và đầu vào xung nhịp dùng chung (hình 9).




Hình 9: Sơ đồ chân của IC 74376/54376

Bảng sự thật của IC 74LS73/74HC73

Ngõ vào chung		Ngõ vào riêng		Ngõ ra
CL	CK	J	\bar{K}	Q
0	X	X	X	0
1		0	1	Không đổi
1		1	1	1
1		0	0	0
1		1	0	Đảo lại
1	1	X	X	Không đổi

d) D Flip Flop:

D Flip Flop là loại FF có một đầu vào D và 2 đầu ra Q và \bar{Q} (hình 10).




Hình 10: Ký hiệu D flip flop

Bảng sự thật

Ngõ vào		Ngõ ra	
CP	D	Q	\bar{Q}
0	0	Không đổi	
0	1	Không đổi	
1	0	0	1
1	1	1	0

Trạng thái đầu ra Q lặp lại trạng thái đầu vào D tại thời điểm trước đó. Nghĩa là tín hiệu đầu ra bị trễ so với tín hiệu đầu vào một khoảng thời gian nào đó. Đối với D FF không đồng bộ, thời gian trễ do thông số của mạch quy định. Còn đối với D FF đồng bộ thì thời gian trễ đúng bằng chu kỳ của xung nhịp CP. Do tính chất này của D FF mà người ta sử dụng chúng để làm trễ tín hiệu logic, để tạo thành mạch ghi chuyển, mạch đếm v. v...




Một số vi mạch D FF:

- ❖ 7474/74LS74: Có 2 D FF bên trong, tác động bằng cạnh lên của xung nhịp, có đầu PR và CLR.
- ❖ 74174/74LS174: Có 6 D FF bên trong, tác động bằng cạnh lên của xung nhịp, có đầu CLR chung.
- ❖ 74175/74LS175: Có 2 D FF bên trong, tác động bằng cạnh lên của xung nhịp, có đầu CLR chung.

e) T Flip Flop:

T Flip Flop là loại FF có một đầu vào T và 2 đầu ra Q và \bar{Q} (hình 11).




Hình 11: Ký hiệu T flip flop

Bảng sự thật

T	Q	\bar{Q}
0	Q_0	\bar{Q}_0
1	\bar{Q}_0	Q_0

Mạch thường không có các đầu vào đồng bộ mà chỉ có S_D và R_D . Loại FF này tuân tự thay đổi trạng thái của Q mỗi lần có xung kích thích. Như vậy, với kích thích liên tục ở ngõ vào C_p thì Q và \bar{Q} cũng liên tục thay đổi trạng thái. Điện thế tại Q và \bar{Q} là cá tín hiệu xung vuông có 2 nửa chu kỳ bằng nhau.



Trong bảng sự thật, hàng đầu có nghĩa là nếu $T = 0$ thì khi có xung Clock (giả sử tác động bằng cạnh xuống của xung) ngõ ra không thay đổi trạng thái, và hàng thứ hai có nghĩa là nếu khi $T = 1$ thì khi có xung Clock ngõ ra đảo lại trạng thái trước của nó.

IV – Các vi mạch Flip Flop thông dụng :

1 – Vi mạch RS flip flop:

7471: RS với preset và clear

2 – JK flip flop:

SN7470/ SN5470 : JK với preset và clear.

SN7472/ SN5472 : JK với preset và clear.

SN7473/ SN5473	: Dual JK .
SN7473A/ SN5473A	: Dual JK .
SN7476/ SN7478	: Dual JK .
SN74276/ SN74376	: Quad JK .
4027	: Dual JK Set/ Reset.
4095	: Gate JK master – slave (non inverting input) .
4096	: Gate JK master – slave (non inverting input & inverting input) .

3 – D flip flop:

7474/7474A	: Dual D – type.
74171	: Quad D – type & clear.
74174	: Hex D – type.
74175	: Quad D – type.
74273	: Octal D – type.
4013	: Dual D Set/ Reset.
40174	: Hex D.
40175	: Quad D.


MẠCH SCHMITT TRIGGER

I – Đại cương:

Trong tự nhiên, các đại lượng vật lý như các tín hiệu điện (điện áp, dòng điện...) hay các đại lượng không điện (nhiệt độ, độ ẩm, áp suất ...) thường có giá trị biến đổi liên tục theo thời gian và được gọi là tín hiệu analog (tín hiệu tương tự).

Trong lĩnh vực điều khiển, đặc biệt là điều khiển tự động trong công nghiệp, các thiết bị điện chỉ làm việc ở một trong hai trạng thái: có điện hoặc không có điện và được tượng trưng bởi hai mức “ 1 ” và “ 0 ” (mức cao và mức thấp) còn gọi là tín hiệu số (Digital).

Để các đại lượng vật lý (bao gồm cả tín hiệu điện và không điện) có thể điều khiển được những thiết bị công suất lớn, người ta dùng mạch Schmitt Trigger để đổi từ tín hiệu liên tục ra tín hiệu rời rạc (tín hiệu số) của các xung vuông với khả năng chống nhiễu cao (hình 1).



Hình 1: Sơ đồ khối nguyên lý vào dạng tín hiệu ngõ vào, ngõ ra của mạch Schmitt Trigger

Nguyên lý sơ đồ khối:

Trong hình 1 ta có:

V_i : Dạng điện áp (hoặc dòng điện) ở đầu vào biến thiên liên tục theo thời gian.

V_o : Dạng điện áp (hoặc dòng điện) ở đầu ra là dạng xung vuông có 2 mức V_{OH} (mức cao) và V_{OL} (mức thấp).

Khi điện áp vào V_i nhỏ hơn mức điện áp ngưỡng cao V^+_{TH} thì ngõ ra có mức thấp V_{OL} , khi điện áp vào V_i lớn hơn V^+_{TH} thì ngõ ra tăng lên mức cao V_{OH} . Điện áp ngõ ra chỉ giảm trở lại mức thấp V_{OL} khi ngõ vào có V_i nhỏ hơn mức điện áp ngưỡng thấp là V^-_{TH} và chỉ tăng lên lại mức cao V_{OH} khi ngõ vào V_i lớn hơn mức điện áp ngưỡng cao V^+_{TH} .


Mức sai biệt giữa ngưỡng cao V^+_{TH} và ngưỡng thấp V^-_{TH} được gọi là độ trễ của mạch Schmitt Trigger.

II – Mạch Schmitt Trigger căn bản:

Trong hình 2, hai Transistor Q_1 và Q_2 được ghép trực tiếp và có chung R_E . Cực B của Q_2 được phân cực nhờ điện áp V_{C1} qua điện trở R_B .

Để có điện áp ra là xung vuông thì hai transistor phải hoạt động ở chế độ bão hòa và chế độ ngưng dẫn.

Khi Q_1 dẫn bão hòa sẽ điều khiển Q_2 ngưng dẫn và ngược lại, khi Q_1 ngưng dẫn sẽ điều khiển Q_2 dẫn bão hòa.



Hình 2: Mạch Schmitt Trigger dùng BJT

Khi khảo sát một mạch Schmitt Trigger cần xác định các mức điện áp ngưỡng cao và ngưỡng thấp ở ngõ vào và ngõ ra:

$$\text{Điện áp vào ngưỡng cao: } V_{TH} = \frac{V_{CC} V_{CE Sat}}{R_{C2} R_E} R_E \quad 0,8^V$$

$$\text{Điện áp vào ngưỡng thấp: } V_{TH} = \frac{V_{CC} V_{CE Sat}}{R_{C1} R_E} R_E \quad 0,8^V$$

Qua hai công thức trên ta thấy độ trễ của mạch Schmitt Trigger phụ thuộc vào mức sai biệt về trị số giữa R_{C1} và R_{C2} . R_{C1} càng lớn hơn R_{C2} thì độ trễ càng lớn.

Khi Q_1 ngưng dẫn thì Q_2 dẫn bão hòa, điện áp ngõ ra có mức thấp là:

$$V_{OL} = V_{CC} - \frac{I_{C2 Sat} R_{C2} V_{CC}}{R_{C2} R_E} R_{C2}$$

$$\text{hay: } V_{OL} = V_E - \frac{V_{CE Sat} V_{CC}}{R_{C2} R_E} R_E \quad 0,2^V$$

Khi Q₁ dẫn bão hòa thì Q₂ ngưng dẫn, điện áp ngõ ra có mức cao là:

- ❖ Khi không có tải: $V_{OH} = V_{CC}$
- ❖ Khi có tải R_L nối từ cực C của Q₂ xuống mass : $V_{OH} = V_{CC} \frac{R_L}{R_{C2} + R_L}$

Thí dụ 1:

Cho mạch Schmitt Trigger như hình 3, tính các thông số của mạch.

Cho biết nguồn V_{CC} = 12V.

Giải:

- ❖ Xác định các mức điện áp ngưỡng ngõ vào:

- Ngưỡng cao V⁺_{TH} :

$$V_{TH} = \frac{V_{CC} \cdot V_{CE Sat}}{R_{C2} + R_E} = \frac{12V \cdot 0,2V}{1500 + 300} = 0,8 \cdot 2,75 V$$

- Ngưỡng thấp V⁻_{TH} :

$$V_{TH} = \frac{V_{CC} \cdot V_{CE Sat}}{R_{C1} + R_E} = \frac{12V \cdot 0,2V}{4700 + 300} = 0,8 \cdot 1,5 V$$


- ❖ Xác định các mức điện áp ngưỡng ngõ ra:

- Mức thấp khi Q₁ ngưng, Q₂ bão hòa :

$$V_{OL} = \frac{V_{CC} \cdot V_{CE Sat}}{R_{C2} + R_E} = \frac{12V \cdot 0,2V}{1500 + 300} = 0,2 \cdot 2,15 V$$

- Mức cao khi Q₁ bão hòa, Q₂ ngưng dẫn:

$$V_{OH} = V_{CC} \frac{R_L}{R_{C2} + R_L} = 12V \frac{10000}{1500 + 10000} = 10,4 V$$



Hình 3: Thí dụ 1

Thí dụ 2 :

Thiết kế mạch Schmitt trigger (hình 4) theo các thông số kỹ thuật sau :

Nguồn + V_{CC} = 15V .

Tải R_{C2} chính là cuộn dây Relay 12VDC có điện trở 1 chiều là 600

Chọn Transistor có độ khuếch đại = 100


Hãy tính điện áp vào ngưỡng cao V⁺_{TH} và

đường relay.

Giải:

Dòng điện 1 chiều qua Relay :

$$I_{RL} = I_{C2} = \frac{12V}{600} = 20mA$$



Hình 4

Khi Q_2 dẫn bão hòa, Relay có điện
và dòng $I_{C2} = 20mA$ sẽ qua R_E :

$$R_E = \frac{V_E}{I_{RE}} = \frac{V_E}{I_{C2}} \quad \text{Trong đó :}$$

$$V_E = V_{CC} - V_{RL} - V_{CE\text{ Sat}} = 15^V - 12^V - 0.2^V = 2.8^V$$

$$\text{Thay số vào công thức tính } R_E \text{ ta có: } R_E = \frac{V_E}{I_{C2}} = \frac{2.8^V}{20mA} = 140$$

Khi có trị số R_E , ta có thể tính điện áp ngõ vào ngưỡng cao theo công thức :

$$V_{TH} = \frac{V_{CC} - V_{CE\text{ Sat}}}{R_{C2} + R_E} R_E = 0.8^V \cdot \frac{15^V - 0.2^V}{600 + 140} = 0.8^V \cdot 3.6^V$$

Để mạch có độ chống nhiễu tốt, R_{C1} thường được chọn có trị số khoảng 2 đến 3 lần trị số của R_{C2} .

$$\text{Chọn } R_{C1} = 3R_{C2} = 3 \times 600 = 1^K8$$

Điện áp ngõ vào ngưỡng thấp được tính theo công thức :

$$V_{TH} = \frac{V_{CC} - V_{CESAT}}{R_{C1} + R_E} R_E = 0.8^V \cdot \frac{15^V - 0.2^V}{1^K8 + 140} = 0.8^V \cdot 1.86^V$$

Tính R_B :



Để Q_2 điều khiển được relay thì Q_2 phải dẫn bão hòa, dòng I_{B2} phải đủ lớn và tính theo công thức :

$$I_{B2} = K \cdot \frac{I_{C2}}{\beta} \quad (K : \text{Hệ số bão hòa sâu, } K = 2 - 5). \text{ Chọn } K = 3.$$


$$I_{B2} = 3 \cdot \frac{20mA}{100} = 0.6mA$$

Điện trở R_B để phân cực cho Q_2 được tính theo công thức :

$$R_B = \frac{V_{CC} - V_E - V_{BE\text{ Sat}}}{I_{B2}} R_{C1} = \frac{15 - 2.8 - 0.8}{0.6} \cdot 1^K8 = 7^K2$$



Mạch đèn sáng lan dần, tắt lan dần bằng JK FF:



Mạch đèn sáng lan dần, tắt lan dần bằng D FF:

